-
公开(公告)号：CN108735735A
公开(公告)日：2018-11-02
申请号：CN201810338146.5
申请日：2018-04-16
Applicant: 瑞萨电子株式会社
Abstract: 本发明提供一种半导体装置及其制造方法，其实现变压器的绝缘耐压的提高，而不会导致制造工序的复杂化。半导体装置的制造方法包括如下工序：使形成于层间绝缘膜(IL4)上的导体膜图案化，在形成相互同层的线圈(CL1b)和导体图案(CP)之后，将线圈(CL1b)和导体图案(CP)作为掩模来对层间绝缘膜(IL4)的一部分进行蚀刻，而在层间绝缘膜(IL4)的表面形成凹凸形状(US)。
-
公开(公告)号：CN108242443A
公开(公告)日：2018-07-03
申请号：CN201711437613.1
申请日：2017-12-26
Applicant: 瑞萨电子株式会社
IPC: H01L27/06 , H01L21/8234
Abstract: 本发明的半导体器件在区域1C中包括由SOI衬底的半导体层制成的顶部电极、由绝缘层制成的电容绝缘膜、由支撑板制成的底部电极、以及底部电极耦合到支撑板的引线部分(n型的高浓度杂质区域)。区域1B中的SOI晶体管形成在绝缘层(作为薄膜)之上的半导体层的主表面之上，并且可以通过向被布置在绝缘层的背面侧上的阱施加电压来调节阈值电压。
-
公开(公告)号：CN108074913A
公开(公告)日：2018-05-25
申请号：CN201710999443.X
申请日：2017-10-24
Applicant: 瑞萨电子株式会社
IPC: H01L23/538 , H01L21/60
Abstract: 本公开涉及半导体装置及其制造方法。在半导体装置中，包括与传输线(第一光波导和第二光波导)不同的材料的第一虚设图案形成在靠近传输线的第一区域中，并且包括与传输线相同的材料并且不充当传输线的第二虚设图案形成在与传输线分开的第二区域中。
-
公开(公告)号：CN105280612A
公开(公告)日：2016-01-27
申请号：CN201510302984.3
申请日：2015-06-04
Applicant: 瑞萨电子株式会社
IPC: H01L23/528 , H01L23/532 , H01L23/48 , H01L29/78
CPC classification number: H01L29/063 , H01L23/528 , H01L28/20 , H01L29/1095 , H01L29/404 , H01L29/405 , H01L29/42368 , H01L29/66659 , H01L29/7816 , H01L29/7835 , H01L2924/0002 , H01L2924/00
Abstract: 一种半导体器件，其中在重叠漏区和源区的区域中抑制电场的聚集。漏区形成在第一区中，源区形成在第二区中。场氧化膜在平面图中围绕第一区。金属互连位于场氧化膜上。金属互连由在25℃下具有40μΩ·cm或以上且200μΩ·cm或以下的电阻率的金属形成。而且，金属互连在沿第一区的边缘的方向上被螺旋地重复提供。而且，金属互连在最内周处与漏区电连接，且在最外周处与源区或接地电势电连接。
-
公开(公告)号：CN102790031B
公开(公告)日：2015-11-18
申请号：CN201210251313.5
申请日：2009-02-01
Applicant: 瑞萨电子株式会社
Inventor： 中柴康隆
CPC classification number: H01L28/10 , G01R31/2886 , G01R31/3025 , G01R31/303 , H01L23/48 , H01L23/645 , H01L24/05 , H01L24/48 , H01L2224/48 , H01L2924/00014 , H01L2924/01004 , H01L2924/10253 , H01L2924/14 , H01L2924/19042 , H01L2924/19043 , H01L2924/30107 , H01L2924/3025 , H01L2924/00 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
Abstract: 本发明提供一种半导体器件，包括：基板；键合焊盘，提供在所述基板上方；第一信号传送/接收部，提供在所述基板上方并且在所述键合焊盘下方；内部电路，提供在所述基板上；其中所述内部电路连接到所述第一信号传送/接收部。
-
Patent Agency Ranking
公开(公告)号：CN104915708A
公开(公告)日：2015-09-16
申请号：CN201510232362.8
申请日：2010-10-15
Applicant: 瑞萨电子株式会社
IPC: G06K19/077 , G11C16/22
CPC classification number: G06K19/073 , G11C7/24 , H03K19/017509
Abstract: 本发明涉及接口IC和包括接口IC的存储卡。本发明的示例性方面是存储卡，包括：存储器，该存储器存储数据；驱动器，该驱动器调制被存储在存储器中的数据；发射机，该发射机将通过驱动器调制的数据发射到被设置在外部主单元中的接收机；以及IC芯片，该IC芯片具有被形成在其中的驱动器和发射机。
-
公开(公告)号：CN104111132A
公开(公告)日：2014-10-22
申请号：CN201410155975.1
申请日：2014-04-17
Applicant: 瑞萨电子株式会社
IPC: G01L1/20
CPC classification number: G01L9/005 , G01L9/0055 , H01L29/84 , H01L41/113
Abstract: 本发明的目的在于抑制当环境温度改变时可以引起的由压力传感器检测到的数值的误差。半导体衬底具有第一导电类型。半导体层形成在半导体衬底的第一表面之上。每个电阻部件都具有第二导电类型，并且形成在半导体层中。电阻部件相互间隔开。隔离区域是形成在半导体层中的第一导电类型的区域，并且将电阻部件相互电隔离开。凹陷部分形成在半导体衬底的第二表面中，并且当平面地观察时凹陷部分与电阻部件重叠。半导体层是外延层。
-
公开(公告)号：CN104078506A
公开(公告)日：2014-10-01
申请号：CN201410113786.8
申请日：2014-03-25
Applicant: 瑞萨电子株式会社
CPC classification number: H01L29/7827 , H01L29/0623 , H01L29/0634 , H01L29/0653 , H01L29/1095 , H01L29/407 , H01L29/4236 , H01L29/42368 , H01L29/42372 , H01L29/42376 , H01L29/4238 , H01L29/7397 , H01L29/7811 , H01L29/7813 , H01L29/8083
Abstract: 本发明涉及半导体器件。在漂移层中形成第二导电类型的掩埋层和第二导电类型的下层。在第二导电类型的掩埋层的侧部和漂移层之间的边界中形成边界绝缘膜。第二导电类型的下层与第二导电类型的掩埋层的下端和边界绝缘膜的下端相接触。第二导电类型的掩埋层与源电极电连接。在第二导电类型的掩埋层的表面层中形成第二导电类型的高浓度层。
-
公开(公告)号：CN103681601A
公开(公告)日：2014-03-26
申请号：CN201310410095.X
申请日：2013-09-06
Applicant: 瑞萨电子株式会社
IPC: H01L23/522 , G01R15/18
Abstract: 为了抑制电感器引起的噪声向外界泄漏并且也被配置为使得磁场强度改变到达电感器。电感器在平面图中包围内部电路并且也电耦合到内部电路。上屏蔽部分覆盖电感器的上侧，并且下屏蔽部分覆盖电感器的下侧。通过使用多层布线层来形成上屏蔽部分。上屏蔽部分具有多个第一开口。第一开口在平面图中与电感器重叠。
-
公开(公告)号：CN103066062A
公开(公告)日：2013-04-24
申请号：CN201210530196.6
申请日：2008-01-29
Applicant: 瑞萨电子株式会社
Inventor： 中柴康隆
IPC: H01L23/58 , H01L23/522
CPC classification number: H01L23/585 , H01L23/522 , H01L23/5227 , H01L23/66 , H01L2924/0002 , H01L2924/00
Abstract: 本发明涉及一种半导体器件，包括：布线（10）和虚拟导体图形（20）。所述布线（10）为具有5GHZ或更高频率的电流流经的布线。在布线（10）附近，形成了虚拟导体图形（20）。每一虚拟导体图形（20）的平面形状等同于具有大于180°的内角的形状。
-
-
-
-
-
-
-
-
-
Search Results
106
records
(took 0.042 seconds)
