-
公开(公告)号：CN115408974A
公开(公告)日：2022-11-29
申请号：CN202110586840.0
申请日：2021-05-27
Applicant: 广东省大湾区集成电路与系统应用研究院 , 锐立平芯微电子(广州)有限责任公司
IPC: G06F30/373 , G06N20/00 , H01L29/06 , H01L29/78
Abstract: 本发明公开了一种场效应晶体管效能提升方法，其结构设计简单合理，同时可提升效能，场效应晶体管放大电路结构，其包括源极、漏极、栅极、输入信号、输出信号，栅极通过电容Cgd串联电阻rd与漏极连接，栅极通过电容Cgs、电阻rs与源极连接，其还包括电阻gds，电阻gds与电阻rs串联，电容Cgd通过电阻gds、电阻rs与源极连接，输入信号从源极与漏极之间输入，输出信号从漏极与源极之间输出，场效应晶体管效能提升方法基于敏感度分析方法、场效应晶体管放大电路结构实现，包括获取关键工艺参数、分析关键工艺参数波动对电学参数的影响、依据电学参数的变化情况，对关键工艺参数进行改善。
-
公开(公告)号：CN115360230A
公开(公告)日：2022-11-18
申请号：CN202210655638.3
申请日：2022-06-10
Applicant: 广东省大湾区集成电路与系统应用研究院 , 锐立平芯微电子(广州)有限责任公司
IPC: H01L29/06 , H01L29/51 , H01L21/336 , H01L29/78
Abstract: 本申请提供了LDMOS器件的制作方法和LDMOS器件，该方法包括：提供基底，基底包括硅衬底、绝缘氧化层、半导体材料层、隔离结构以及硅材料结构，硅衬底具有相邻的第一掺杂区域和第二掺杂区域；在两个隔离结构之间的半导体材料层的裸露表面上形成硅材料层；至少在硅材料层的预定表面上形成HK介质层；在两个隔离结构之间的半导体材料层的裸露表面上形成栅极、源极和漏极。该方法使得关闭状态时漂移区中的大部分电通量流向HK介质层，有助于漂移区耗尽，从而可以增加漂移区的掺杂浓度，在开启状态减小器件的导通电阻，进而解决了现有技术为了得到大的击穿电压，延长漂移区导致器件性能变差的问题。
-
公开(公告)号：CN113075866B
公开(公告)日：2022-09-30
申请号：CN202110306814.8
申请日：2021-03-23
Applicant: 广东省大湾区集成电路与系统应用研究院 , 锐立平芯微电子(广州)有限责任公司
IPC: G03F7/20
Abstract: 本发明涉及半导体技术领域,公开了一种半导体器件制造方法，通过在将电路曝光到光罩的过程中，利用EDA工具来识别待曝光电路在刻蚀时容易产生断线的部分，并在待曝光电路中容易产生断线的部分所在的区域添加辅助图形后，再将第一次待曝光电路以及在第一次待曝光电路容易产生断线的部分所在的区域中添加的辅助图形同时曝光到光罩上，可以提升电路图像在光刻时的分辨率，进而确保待曝光电路可以完整的曝光到光罩上。
-
公开(公告)号：CN114843201A
公开(公告)日：2022-08-02
申请号：CN202210484059.7
申请日：2022-05-06
Applicant: 锐立平芯微电子(广州)有限责任公司 , 广东省大湾区集成电路与系统应用研究院
IPC: H01L21/66
Abstract: 本申请实施例公开了一种晶圆缺陷检测优化方法及设备，涉及半导体技术领域，方法包括：接收目标晶圆盒并获取对应的尾数信息，尾数信息用于区分检测批次，且目标晶圆盒中放置有通过各个腔体生产的待测晶圆；确定目标晶圆盒的目标检测项目，并根据目标检测项目、对应的晶圆抽检机制以及尾数信息，从目标晶圆盒中抽检对应编号的目标晶圆；其中，不同的检测项目对应不同的晶圆抽检机制，晶圆抽检机制用于确定并计算抽检晶圆的数量和标号；对选中的目标晶圆进行缺陷检测。
-
公开(公告)号：CN114823313A
公开(公告)日：2022-07-29
申请号：CN202210484146.2
申请日：2022-05-06
Applicant: 锐立平芯微电子(广州)有限责任公司 , 广东省大湾区集成电路与系统应用研究院
IPC: H01L21/28 , H01L21/336 , H01L29/423
Abstract: 本发明涉及接触孔制作技术领域,公开了用于射频的FDSOI晶体管的栅极电阻降低方法，包括提供半导体器件，半导体器件包括从下而上设置的衬底和埋氧层，埋氧层上设有隔离沟槽和有源区，有源区制作有源极、漏极和栅极，栅极采用后栅极工艺制作，在实际使用时，本发明通过将栅极接触孔制造在有源区内可以缩短射频信号的信号传播路径的长度，进而降低电阻，避免采用后栅极工艺制造的FDSOI器件的栅极电阻过大。
-
Patent Agency Ranking
公开(公告)号：CN114496903A
公开(公告)日：2022-05-13
申请号：CN202210126415.8
申请日：2022-02-10
Applicant: 广东省大湾区集成电路与系统应用研究院 , 澳芯集成电路技术(广东)有限公司
IPC: H01L21/762 , H01L21/8238 , H01L27/092
Abstract: 本申请提供一种半导体器件及其制造方法，提供衬底结构，衬底结构包括硅衬底、硅衬底上的埋氧化层和埋氧化层上的半导体层，在衬底结构中形成隔离结构，隔离结构至少贯穿半导体层，形成覆盖半导体层和隔离结构的覆盖层，对覆盖层、半导体层和埋氧化层进行刻蚀得到刻蚀槽，刻蚀槽暴露硅衬底，刻蚀槽的侧壁为隔离结构的侧壁，或刻蚀槽的侧壁包括埋氧化层的侧壁和隔离结构的侧壁，之后在刻蚀槽中选择性外延生长半导体材料，以形成半导体结构，去除覆盖层，隔离结构的侧壁和埋氧化层的侧壁不为半导体材料，因此在选择性外延生长半导体材料时，隔离结构的侧壁和埋氧化层的侧壁不容易生长，容易从硅衬底向上生长质量较好的半导体结构，降低工艺缺陷。
-
公开(公告)号：CN114121612B
公开(公告)日：2022-04-29
申请号：CN202210096862.3
申请日：2022-01-27
Applicant: 广东省大湾区集成电路与系统应用研究院 , 澳芯集成电路技术(广东)有限公司
Abstract: 本发明公开了一种FDSOI硅外延生长工艺优化方法，其可确保主动区域上方的顶层硅能够完整生长，晶体管包括衬底，衬底上分布有主动区域、沟槽隔离区、栅极区，将衬底划分为若干衬底区域，相邻两个衬底区域之间设置有一个沟槽隔离区，在不同衬底区域的顶层硅上方分别生长出外延层，工艺优化步骤包括：依次在不同衬底区域的主动区域上方沉积第一层顶层硅，在第一层顶层硅、栅极区、沟槽隔离区的上表面沉积薄膜，在薄膜的上方布置掩膜版，刻蚀相应衬底区域上方的掩膜版，刻蚀相应衬底区域上方的薄膜，采用预清洗技术进一步清洗，对第一层顶层硅进行干燥，在第一层顶层硅的表面沉积第二层顶层硅，形成组合顶层硅，使组合顶层硅生长出外延层。
-
公开(公告)号：CN114078884B
公开(公告)日：2022-04-22
申请号：CN202210057637.9
申请日：2022-01-19
Applicant: 广东省大湾区集成电路与系统应用研究院 , 澳芯集成电路技术(广东)有限公司
IPC: H01L27/12 , H01L23/552 , H01L21/762
Abstract: 本发明涉及半导体技术领域,公开了一种半导体器件的制造方法，包括第一衬底和第二衬底，第一衬底用于制作RF器件，第二衬底的上表面设有氧化层，第二衬底在氧化层的下方设有离子层，第一衬底与氧化层键合，在实际使用时本发明的半导体器件由于氧化层下方的离子形成了大量的悬空键，当第二衬底与第一衬底键合后，由于悬空键的存在，离子层具有了富陷阱层类似的功能，离子层中的悬空键可以减少第二衬底中的电子在高频环境中的运动，进而避免产生杂讯电流，改善射频杂讯问题。
-
公开(公告)号：CN114114825B
公开(公告)日：2022-04-15
申请号：CN202210096861.9
申请日：2022-01-27
Applicant: 广东省大湾区集成电路与系统应用研究院 , 澳芯集成电路技术(广东)有限公司
Abstract: 本发明公开了一种掩模版优化方法及晶体管栅极制作工艺方法，该方法基于OPC修正模型实现，其特征在于，掩模版优化步骤包括：提供一目标版图；基于目标版图获取待成型的掩模版图型，掩模版图型包括栅极图型；判断栅极图型的宽度尺寸是否符合预先设定的阈值，若是，则进入下一步骤；获取辅助图型，将辅助图型作为预补值，基于预补值构建OPC修正模型；通过OPC修正模型对交界区域的栅极图型进行自动修正，获得优化掩模版。
-
公开(公告)号：CN114326339A
公开(公告)日：2022-04-12
申请号：CN202210033157.9
申请日：2022-01-12
Applicant: 澳芯集成电路技术(广东)有限公司 , 广东省大湾区集成电路与系统应用研究院
Abstract: 本申请实施例公开了一种提高透镜套刻精度的方法及装置，该方法包括：获取第一光罩图形，第一光罩图形用于在晶圆表面套刻生成预设图形；确定第一光罩图形中至少两条遮光条的遮光位置以及遮光间距；在至少两条遮光条的遮光间距内引入工艺增强辅助(dummy)图形和光学增强辅助(scattering bar)，生成第二光罩图形，第二光罩图形用于在晶圆表面套刻生成实际图形，以便光源通过投影透镜实现晶圆套刻，其中，dummy图形以及scattering bar用于减少光源对投影透镜的曝光，降低镜头受热。通过引入dummy图形和scattering bar的方式，可以有效减少光束对投影透镜造成的受热效应，提高投影透镜套刻精度。
-
-
-
-
-
-
-
-
-
Search Results
198
records
(took 0.047 seconds)
