公开(公告)号：CN103258074B

公开(公告)日：2018-08-24

申请号：CN201310065419.0

申请日：2013-02-07

Applicant: 阿尔特拉公司

Inventor： K·B·布伦哈姆 ,  G·R·丘 ,  J·D·芬德

IPC: G06F17/50

CPC classification number: G06F17/5072 ,  G06F17/505 ,  G06F17/5054 ,  G06F17/5077 ,  H03K19/17756 ,  H03K19/1776

Abstract: 本发明的各实施方式总体上涉及使用部分重构在可编程电路上实施外围器件的方法和装置。具体地，涉及一种可编程电路，该电路包括在可编程电路的输入输出(IO)外围的物理接口。可编程电路还包括在可编程电路的IO外围的部分可重构(PR)模块以实施可操作用于在PR模块的第一实例期间配置物理接口的定序器单元以及可操作用于在PR模块的第二实例期间将命令转译到物理接口的控制器单元。

公开(公告)号：CN108206179A

公开(公告)日：2018-06-26

申请号：CN201711349647.5

申请日：2017-12-15

Applicant: 英特尔公司

Inventor： A.达素 ,  P.麦埃尔亨尼

IPC: H01L25/18 ,  H01L23/34

CPC classification number: H04L9/065 ,  H01L23/36 ,  H01L23/3675 ,  H01L23/49827 ,  H01L23/49833 ,  H01L24/17 ,  H01L25/0652 ,  H01L25/0657 ,  H01L25/18 ,  H01L2224/16145 ,  H01L2225/06513 ,  H01L2225/0652 ,  H01L2225/06527 ,  H01L2225/06548 ,  H01L2225/06589 ,  H01L2924/1431 ,  H01L2924/1437 ,  H01L2924/1443 ,  H03K19/177 ,  H03K19/1776 ,  H01L23/34

Abstract: 一种系统可以包括主处理器、具有存储器元件的插入物、安装在插入物上用于加速从主处理器接收到的任务的协处理器以及辅助芯片。协处理器、插入物以及辅助芯片可以是集成电路封装的部分。插入物上的存储器元件可以将配置位流运送到协处理器的可编程电路中的一个或多个逻辑扇区。可以使用硅通孔将插入物连接到集成电路封装的封装衬底，使得插入物的有源表面面向协处理器的有源表面。每个逻辑扇区可以包括加载有来自存储器元件的配置数据的一个或多个数据寄存器。在一些实例中，辅助芯片可以包括用于存储用来配置协处理器的逻辑扇区的附加配置位流的辅存储器。

公开(公告)号：CN104992722B

公开(公告)日：2017-12-22

申请号：CN201510363047.9

申请日：2010-01-19

Applicant: 阿尔特拉公司

Inventor： B·B·皮德森

IPC: G11C7/20 ,  G11C11/412 ,  H03K19/003 ,  H03K19/177

CPC classification number: G11C11/412 ,  G11C7/20 ,  G11C11/4125 ,  H03K19/00392 ,  H03K19/177 ,  H03K19/1776 ,  H03K19/17764

Abstract: 本发明提供一种存储器元件，其即使承受高能原子微粒冲击也呈现对软错误紊乱事件的免疫。存储器元件可以均具有10个晶体管，包括2个地址晶体管和相互连接以形成双态元件的4个晶体管对。诸如真实清除线和补偿清除线的清除线可以引导到与特定晶体管对相关联的正供电端子和接地供电端子。在清除操作期间，可使用清除线对晶体管对中的一些或者全部选择性地断电。这就帮助清除操作，其中通过地址晶体管驱动逻辑零值并且减少交叉流涌动。

公开(公告)号：CN107463461A

公开(公告)日：2017-12-12

申请号：CN201710412604.0

申请日：2017-06-05

Applicant: 瑞萨电子株式会社

Inventor： 横山佳巧 ,  齐藤良和 ,  长田俊哉 ,  佐野聪明 ,  桥爪毅

IPC: G06F11/10 ,  G11C29/42

CPC classification number: G11C11/405 ,  G11C7/062 ,  G11C8/16 ,  G11C11/40603 ,  G11C11/4085 ,  G11C11/4087 ,  G11C29/024 ,  G11C29/32 ,  G11C2029/1202 ,  G11C2207/104 ,  H03K19/1776 ,  G06F11/1008 ,  G11C29/42

Abstract: 本发明涉及存储器宏和半导体集成电路器件。提供了一种存储器宏，该存储器宏允许检测用于输入的地址信号的获取电路中的故障。存储器宏包括地址输入端子、时钟输入端子、存储器阵列和控制单元。控制单元包括暂时存储器电路，该暂时存储器电路与从时钟输入端子输入的输入时钟信号同步地获取输入到地址输入端子的输入地址信号，并且输出输入地址信号作为内部地址信号。存储器宏还包括内部地址输出端子，所述部地址输出端子输出用于与输入地址信号进行比较的内部地址信号。

公开(公告)号：CN103793356B

公开(公告)日：2017-12-01

申请号：CN201310516246.X

申请日：2013-10-28

Applicant: 阿尔特拉公司

Inventor： T·S·阿拉德根

IPC: G06F13/42 ,  H03K19/0175

CPC classification number: H03K19/1776 ,  G01R31/28 ,  G06F15/177 ,  G11C8/00

Abstract: 本发明涉及用于配置及校准集成电路的技术和电路系统。一种用于配置集成电路的技术包括用接口电路从外部元件接收配置数据。配置数据可以包括标识字段和用于配置逻辑块的指令。配置电路系统可以被用来基于标识字段识别要被配置的逻辑块。配置电路系统基于指令配置所识别的逻辑块中的存储元件。

公开(公告)号：CN107390566A

公开(公告)日：2017-11-24

申请号：CN201710171769.3

申请日：2017-03-22

Applicant: 伊利诺斯工具制品有限公司

Inventor： 詹姆斯·乌尔里奇 ,  布莱恩·布朗 ,  埃里克·伯勒曼

IPC: G05B19/042

CPC classification number: B23K10/006 ,  B23K9/1087 ,  H03K19/17748 ,  H03K19/1776 ,  G05B19/0423 ,  G05B2219/25257

Abstract: 一种焊接型控制系统包括：可配置硬件；硬件配置存储器装置，当被加载上配置数据时，所述硬件配置存储器装置配置所述可配置硬件；处理器；输入门户，所述处理器能够经由所述输入门户接收带有所述配置数据的文件；以及存储器，所述存储器具有多个指令，所述指令当被所述处理器执行时致使所述处理器将所述文件中的所述配置数据转移到所述存储器。一种包括这样的焊接型控制系统的受控系统包括焊接系统、包覆系统或等离子切割系统。

公开(公告)号：CN103794224B

公开(公告)日：2017-01-11

申请号：CN201410039670.4

申请日：2014-01-27

Applicant: 华中科技大学

Inventor： 缪向水 ,  李祎 ,  钟应鹏

IPC: G11B5/33 ,  H01L45/00 ,  H01L43/08 ,  H01L43/10

CPC classification number: H03K19/08 ,  G11B5/02 ,  G11C11/16 ,  G11C11/161 ,  G11C11/1673 ,  G11C11/1675 ,  G11C13/0004 ,  G11C13/004 ,  G11C13/0097 ,  H03K19/1776 ,  H03K19/18

Abstract: 本发明公开了一种基于相变磁性材料的非易失性逻辑器件及逻辑操作方法，非易失性逻辑器件包括磁头以及依次附着于衬底上的底电极、绝缘层，相变磁性薄膜和顶电极；其中相变磁性材料由一种相变材料基质中掺杂铁磁性元素构成，材料的磁性能够通过非晶态-晶态相变来可逆调控。本发明基于材料的相变控磁特性实现实质蕴涵”逻辑运算以及“与”、“或”、“与非”和或非”四种布尔逻辑运算，其运算结果以材料的剩余磁化存储在器件中，从而实现在单个逻辑器件中同时进行信息的存储和处理的效果。本发明公开的逻辑器件能够作为基本单元应用于新型固态存储器、逻辑运算器、可编程门阵列和片上系统等领域。

公开(公告)号：CN103620963B

公开(公告)日：2016-08-24

申请号：CN201280030643.X

申请日：2012-04-10

Applicant: 阿尔特拉公司

Inventor： D·A·瑞斯 ,  B·B·佩德森

IPC: H03K19/007 ,  G11C7/24

CPC classification number: G06F21/6209 ,  G06F21/76 ,  G06F2221/2143 ,  H03K19/1776 ,  H03K19/17768

Abstract: 提供用于销毁或者擦除位于集成电路器件中的电路装置元件、数据或者二者（诸如晶体管、易失性密钥或者熔断器块）的系统和方法。可以响应于用户命令、篡改事件或者二者提供启动信号以在电路装置元件中引起闩锁。作为闩锁效应的结果，可以销毁或者擦除电路装置元件、数据或者二者。

公开(公告)号：CN105634469A

公开(公告)日：2016-06-01

申请号：CN201510963212.4

申请日：2015-12-17

Applicant: 安徽寰智信息科技股份有限公司

Inventor： 陈拥权 ,  李建中 ,  郑荣稳 ,  鲁加旺

IPC: H03K19/177

CPC classification number: H03K19/1776 ,  H03K19/17764 ,  H03K19/17776

Abstract: 本发明提供一种双目测量方法，所述测量方法包括以下步骤：步骤1.数据采集：采用两个不同方向对运动者进行运动数据采集；步骤2.信息缓存：将采集到的运动数据缓存于SRAM中；步骤3.数据处理：将缓存于SRAM中的运动数据发送至DSP中进行处理。与现有技术相比，本发明是基于MRAM的FPGA芯片，MTJ中的数据以一种磁性状态存储，不会像电荷那样会随着时间而泄漏，因此在断电的情况下，磁化方向不再变化，数据就可以得到保持；并且在上电时，通过测量MTJ电阻来感应存储的数据状态，自动将状态“记忆”起来，PGA快速恢复上次断电前的状态，进入正常工作，缩短了启动时间。

公开(公告)号：CN105515568A

公开(公告)日：2016-04-20

申请号：CN201510890874.3

申请日：2015-12-04

Applicant: 深圳市同创国芯电子有限公司

Inventor： 赵世赟

IPC: H03K19/177

CPC classification number: H03K19/17748 ,  H03K19/1776

Abstract: 本发明提供一种基于FLASH的FPGA配置控制方法、装置、FLASH以及FPGA。所述FLASH存储有配置数据，所述FLASH的固定地址还存储有所述配置数据的起始地址和读取模式的操作码。所述方法包括：当FPGA上电后，从所述FLASH的固定地址读取所述起始地址和所述操作码；根据所述操作码指定的读取模式，在所述FLASH中从所述配置数据的起始地址开始读取配置数据。本发明能够用较少的逻辑资源实现基于FLASH配置FPGA的灵活性。