-
公开(公告)号：CN108886365A
公开(公告)日：2018-11-23
申请号：CN201780020005.2
申请日：2017-12-12
Applicant: F·霍夫曼
Inventor： F·霍夫曼
IPC: H03K19/177 , G06F13/40 , H04L29/08 , H01H50/14
CPC classification number: H01H50/14 , G06F13/4022 , G06F13/4068 , H01H45/14 , H03K19/17756 , H04L12/00 , H04L67/34
Abstract: 一种可插拔模块化电子处理组件，包括壳体和可编程电路。壳体包括从其延伸的一组导电端子，并且该组导电端子的每个端子的尺寸和间隔设置成配合到分配模块的相应端子插座中。包含在壳体内的可编程电路包括处理器和可通信地耦合到处理器的总线接口。总线接口经由分配模块将可插拔模块化电子处理组件连接到所连接的总线。此外，总线接口耦合到壳体的导电端子的子组。更进一步地，可编程电路包括耦合到壳体的导电端子的第二子组的可配置的输入‑输出(或一组可配置的I/O)。
-
公开(公告)号：CN103258074B
公开(公告)日：2018-08-24
申请号：CN201310065419.0
申请日：2013-02-07
Applicant: 阿尔特拉公司
IPC: G06F17/50
CPC classification number: G06F17/5072 , G06F17/505 , G06F17/5054 , G06F17/5077 , H03K19/17756 , H03K19/1776
Abstract: 本发明的各实施方式总体上涉及使用部分重构在可编程电路上实施外围器件的方法和装置。具体地，涉及一种可编程电路，该电路包括在可编程电路的输入输出(IO)外围的物理接口。可编程电路还包括在可编程电路的IO外围的部分可重构(PR)模块以实施可操作用于在PR模块的第一实例期间配置物理接口的定序器单元以及可操作用于在PR模块的第二实例期间将命令转译到物理接口的控制器单元。
-
公开(公告)号：CN104572554A
公开(公告)日：2015-04-29
申请号：CN201410554735.9
申请日：2014-10-17
Applicant: 阿尔特拉公司
IPC: G06F13/40
CPC classification number: G06F13/385 , H03K19/17752 , H03K19/17756
Abstract: 本发明涉及用于更新集成电路中的配置数据的电路和技术。一种操作集成电路的方法可以包括经由例如外围组件互连高速(PCIe)协议的输入输出协议接收更新请求。当接收所述更新请求时，将所述集成电路置于更新模式下。将状态信息存储在所述集成电路上的预定义寄存器中，并且随后可以更新所述集成电路上的配置数据。将断言的更新模式信号存储在所述集成电路上的状态寄存器中以表明所述集成电路处于所述更新模式下。所述配置数据可以包括核心配置部分和外围配置部分。当所述集成电路处于所述更新模式下时，仅更新所述核心配置，同时可以保存所述外围配置部分。
-
公开(公告)号：CN101189797B
公开(公告)日：2011-07-20
申请号：CN200680019296.5
申请日：2006-05-31
Applicant: 富士施乐株式会社
Inventor： 本田广树
IPC: H03K19/177
CPC classification number: H03K19/17776 , H03K19/17728 , H03K19/17736 , H03K19/17752 , H03K19/17756 , H03K19/1776
Abstract: 提供一种可重构的装置，其具有各个运算块的运算逻辑可变的多个运算块(13)、以及用于构成将这些多个运算块进行连接的路径的路径选择矩阵(15)。运算块(13)包括：逻辑运算单元(21)，其根据配置数据(17)决定逻辑；保存单元(40)，其用于保存该逻辑运算单元的运算结果。保存单元(40)包括：多个保存元件(31r)；输入单元(32)，其用于根据配置数据(17)选择多个保存元件(31r)中的任一个，保存逻辑运算单元(21)的输出；以及输出单元(33)，其用于将多个保存元件(31r)和路径选择矩阵(15)进行连接。
-
公开(公告)号：CN106202604B
公开(公告)日：2019-08-09
申请号：CN201610338070.7
申请日：2016-05-20
Applicant: 阿尔特拉公司
Inventor： P·肖
IPC: G06F17/50
CPC classification number: H03K19/17756 , H03K19/0008 , H03K19/17728 , H03K19/17744 , H03K19/1776 , H03K19/17776
Abstract: 本申请公开一种用于配置和重新配置配置移位寄存器(CSR)部分重新配置区域的集成电路。该集成电路包括被划分成一组CSR部分重新配置区域的CSR链。多路复用器电路被添加到每个PR区域的端部以允许PR区域被绕开或者连接到下一个PR区域。每个PR区域被连接到促进相应PR区域的CSR配置的PR电路。PR电路包括区域启动电路和区域控制电路。区域启动电路启动CSR PR区域的配置。区域控制电路生成局部重新配置控制信号以控制启动的CSR PR区域的配置操作。
-
公开(公告)号：CN107786198A
公开(公告)日：2018-03-09
申请号：CN201710321227.X
申请日：2017-05-09
Applicant: 富士施乐株式会社
IPC: H03K19/177
CPC classification number: G06F9/44505 , G06F15/7867 , G06F15/7871 , G06F21/57 , G06F21/6218 , G06F21/76 , H03K19/17728 , H03K19/17736 , H03K19/17756 , H03K19/1776
Abstract: 一种可重构逻辑电路，包括：数据处理单元；存储器，在所述存储器中存储有配置控制位的多个组合；以及选择器单元，所述选择器单元选择性地切换存储在所述存储器中的配置控制位的所述多个组合，并且将配置控制位的所述多个组合中的所选择的一个组合提供至所述数据处理单元，以重构所述数据处理单元的处理内容。
-
公开(公告)号：CN102841873A
公开(公告)日：2012-12-26
申请号：CN201210150248.7
申请日：2012-05-09
Applicant: 阿尔特拉公司
IPC: G06F13/38
CPC classification number: H03K19/1776 , G06F17/5054 , G06F21/76 , H03K19/177 , H03K19/17748 , H03K19/17756
Abstract: 本发明涉及用于在无需使用外部存储器的情况下配置SOPC的系统和方法。描述用于配置可编程芯片上系统(SOPC)的系统和技术。通过配置SOPC，在加电期间，利用电压输入而不是利用快闪存储器或其它非易失性存储器，该系统和技术可以节约成本和板上空间。
-
公开(公告)号：CN102057575A
公开(公告)日：2011-05-11
申请号：CN200980121136.5
申请日：2009-06-03
Applicant: 松下电器产业株式会社
Inventor： 西田英志
IPC: H03K19/173
CPC classification number: H03K19/17776 , H03K19/17756 , H04N5/14 , H04N5/4401 , H04N21/426 , H04N21/4432
Abstract: 本发明提供一种信号处理装置，包含可变更逻辑结构的第1可重构电路和第2可重构电路，利用依次重构的各可重构电路，进行涉及与连接的外部装置之间交换的信号的处理，其中，在基于第1结构信息的第1可重构电路的重构完成了之后、且基于第2结构信息的第2可重构电路的重构完成之前的第1时刻，在连结与所述外部装置连接的外部接口和与内部装置连接的内部接口的路径上，形成插入第1可重构电路的信号传送路径，在第2可重构电路中的所述重构完成了之后的第2时刻，变更所述信号传送路径，以便在连结第1可重构电路与内部接口的路径上，插入第2可重构电路。
-
公开(公告)号：CN101729061A
公开(公告)日：2010-06-09
申请号：CN200910147370.7
申请日：2009-06-18
Applicant: 富士施乐株式会社
Inventor： 粟田惠德
IPC: H03K19/173 , G06F13/38
CPC classification number: G06F17/5054 , H03K19/17748 , H03K19/17756
Abstract: 本发明公开了一种电子器件、配置可重编程逻辑元件的方法以及图像形成装置，所述电子器件包括可重编程逻辑元件、配置数据存储器、读取部分、哑数据生成部分、跳读判断部分、写入部分以及控制部分。所述配置数据存储器存储用于所述可重编程逻辑元件的配置数据。所述读取部分从所述配置数据存储器中依次读取所述配置数据。所述哑数据生成部分生成哑数据。所述跳读判断部分判断是否跳读所述配置数据。所述写入部分将所述配置数据或所述哑数据写入所述可重编程逻辑元件。如果所述跳读判断部分判定将跳读所述配置数据，则所述控制部分进行控制以将由所述哑数据生成部分生成的所述哑数据发送到所述写入部分。
-
公开(公告)号：CN105787147A
公开(公告)日：2016-07-20
申请号：CN201510918427.4
申请日：2015-12-10
Applicant: 联发科技股份有限公司
IPC: G06F17/50
CPC classification number: G06F17/5072 , G06F17/50 , G06F17/5054 , G06F17/5077 , G06F17/5081 , G06F2217/08 , G06F2217/78 , H03K19/17728 , H03K19/17736 , H03K19/17756 , H03K19/17796
Abstract: 本发明公开了一种减少集成电路的版图中的拥挤区的方法。该方法包括：得到集成电路(IC)的布局，该布局包括：第一信号路径，位于第一和第二宏模块之间；得到该布局的绕线区域中的拥挤区以及该绕线区域中邻接该拥挤区的稀疏区，其中该第一信号路径包括：至少一个位于该拥挤区中的单元；得到位于该稀疏区中的多个候选位置，其中每个候选位置为能够放置该单元的未被占用的区域；通过将该单元由拥挤区移至候选位置来得到每个候选位置的评估成本；以及根据第一和第二宏模块之间的第二信号路径，同时更新布局和绕线路径，其中，第二信号路径包括：移动至具有评估成本中的最小评估成本的候选位置的单元。
