三维存储组件形成过程中阶梯的蚀刻控制方法

    公开(公告)号:CN111354733A

    公开(公告)日:2020-06-30

    申请号:CN202010400546.1

    申请日:2018-03-02

    摘要: 本文公开了一种三维存储组件和用于控制三维存储组件形成过程中的光阻修整速率的方法。在一实施例,该方法包括,在基底上形成绝缘体叠层,沿着第一方向测量第一修整标记与该光阻层之间的第一距离,以及沿着第一方向修整光阻层。该方法还包括使用修整后的光阻层作为蚀刻掩模蚀刻绝缘体叠层以形成阶梯,使用第一修整标记作为蚀刻掩模形成第二修整标记,以及测量第二修整标记和修整后的光阻层之间的第二距离,将第一距离与第二距离进行比较,以确定实际光阻修整速率与估计的光阻修整速率之间的差值,以及基于上述差值调整光阻修整参数。

    三维存储组件形成过程中阶梯的蚀刻控制方法

    公开(公告)号:CN110088900B

    公开(公告)日:2020-06-26

    申请号:CN201880005225.2

    申请日:2018-03-02

    摘要: 本文公开了一种三维存储组件和用于控制三维存储组件形成过程中的光阻修整速率的方法。在一实施例,该方法包括,在基底上形成绝缘体叠层,沿着第一方向测量第一修整标记与该光阻层之间的第一距离,以及沿着第一方向修整光阻层。该方法还包括使用修整后的光阻层作为蚀刻掩模蚀刻绝缘体叠层以形成阶梯,使用第一修整标记作为蚀刻掩模形成第二修整标记,以及测量第二修整标记和修整后的光阻层之间的第二距离,将第一距离与第二距离进行比较,以确定实际光阻修整速率与估计的光阻修整速率之间的差值,以及基于上述差值调整光阻修整参数。

    一种低压差线性稳压器
    6.
    发明授权

    公开(公告)号:CN106980337B

    公开(公告)日:2018-12-21

    申请号:CN201710134366.1

    申请日:2017-03-08

    IPC分类号: G05F1/56

    摘要: 本发明实施例公开了一种低压差线性稳压器,包括:第一比较器、第一开关管、第二开关管和米勒电容;第一比较器的第一输入端连接参考电压,第二输入端连接第一开关管的第一端,输出端连接第一开关管的控制端;第一开关管的第一端连接负载,第二端连接电源电压;第二开关管的第一端连接负载,第二端连接电源电压,控制端连接第一比较器的输出端;米勒电容连接所述在第一开关管的控制端和第一端之间。由于米勒效应,米勒电容降低了第一开关管的输出震荡,减小了第一开关管输出至负载的噪声,使得本发明实施例提供的LDO通过第一开关管和米勒电容在低频区间内输出更小的噪声,在保证了高带宽的基础上减小了LDO的输出噪声。

    三维存储器设备的互连结构

    公开(公告)号:CN111900173B

    公开(公告)日:2021-05-07

    申请号:CN202010805284.7

    申请日:2018-03-01

    摘要: 3D NAND存储器设备(200)包括:衬底(202);在衬底(202)上的、包括阶梯结构(212)的交替堆叠层(216);垂直延伸穿过交替堆叠层(216)的阻挡结构(124、235)。交替堆叠层(216)包括介电质交替堆叠(214)和导体/介电质交替堆叠(210)。介电质交替堆叠(214)包括:至少被阻挡结构(124、235)环绕的介电层对。导体/介电质交替堆叠(210)包括导体/介电层对。存储器设备(200)还包括沟道结构(218)和狭缝结构(228)、蚀刻停止层(226)以及第一接触,所述沟道结构与狭缝结构中的每一者垂直延伸穿过导体/介电质交替堆叠(210),所述蚀刻停止层(226)位于沟道结构(218)的一端上。以下各项中的每一项与各第一接触中的一个相接触:位于阶梯结构(212)中的导体/介电质交替堆叠(210)中的导体层(206)、蚀刻停止层(226)、以及狭缝结构(228)。