公开(公告)号：CN104022114A

公开(公告)日：2014-09-03

申请号：CN201410067784.X

申请日：2014-02-27

Applicant: 瑞萨电子株式会社

Inventor： 鸟羽功一 ,  茶木原启 ,  川岛祥之

IPC: H01L27/105 ,  H01L21/8239

CPC classification number: H01L29/792 ,  H01L27/11565 ,  H01L27/11568 ,  H01L29/4234 ,  H01L29/66833

Abstract: 在分裂栅极构造的MONOS型存储器单元中，防止在选择栅电极与存储器栅电极之间引起短路，而使半导体装置的可靠性提高。在具有相互邻接并在第1方向上延伸的选择栅电极（CG1）以及存储器栅电极（MG1）的MONOS存储器中，通过帽绝缘膜（CA1）覆盖第1方向中的选择栅电极（CG1）的端部的分流部（CS1）以外的区域的选择栅电极（CG1）的上表面。存储器栅电极（MG1）相对从帽绝缘膜（CA1）露出的分流部（CS1）的上表面、与帽绝缘膜（CA1）的边界，在帽绝缘膜（CA1）侧终止。

公开(公告)号：CN101051641B

公开(公告)日：2012-05-23

申请号：CN200710092267.8

申请日：2007-04-03

Applicant: 瑞萨电子株式会社

Inventor： 鸟羽功一 ,  石井泰之 ,  川岛祥之 ,  町田悟 ,  中川宗克 ,  齐藤健太郎 ,  松井俊一 ,  桥本孝司 ,  奥山幸祐

IPC: H01L27/115 ,  H01L29/78 ,  H01L29/40 ,  H01L29/423 ,  H01L29/49 ,  H01L21/8247 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L29/42324 ,  H01L21/28273 ,  H01L21/28282 ,  H01L27/115 ,  H01L27/11526 ,  H01L27/11531 ,  H01L29/66825 ,  H01L29/66833 ,  H01L29/7885

Abstract: 公开一种具有非易失存储器的半导体器件，其干扰缺陷能得到减少或防止。非易失存储器的存储单元具有存储栅电极，该存储栅电极通过用于电荷存储的绝缘膜而在半导体衬底的主表面上方形成。在存储栅电极的侧面上形成第一侧壁，并且在第一侧壁的侧面处形成第二侧壁。在存储单元中源极的n+型半导体区域的上表面上形成硅化层，其在存储栅电极MG侧上的端部分由第二侧壁限定。

公开(公告)号：CN101051652B

公开(公告)日：2011-05-18

申请号：CN200710092268.2

申请日：2007-04-03

Applicant: 瑞萨电子株式会社

Inventor： 鸟羽功一 ,  石井泰之 ,  川岛祥之 ,  町田悟 ,  中川宗克 ,  桥本孝司

IPC: H01L29/78 ,  H01L29/40 ,  H01L29/423 ,  H01L29/49 ,  H01L27/115 ,  H01L21/336 ,  H01L21/28 ,  H01L21/8247

CPC classification number: H01L29/7885 ,  H01L21/28282 ,  H01L27/115 ,  H01L27/11521 ,  H01L29/42324 ,  H01L29/42328

Abstract: 提供了一种半导体器件，其在半导体衬底上方具有彼此接近并构成非易失性存储器的控制栅电极和存储栅电极。存储栅电极的高度低于控制栅栅电极的高度。金属硅化物膜形成在控制栅电极的上表面上方，但不形成在存储栅电极的上表面上方。存储栅电极在其上表面上方具有由氧化硅制成的侧壁绝缘膜。该侧壁绝缘膜在用于在存储栅电极和控制栅电极的侧壁上方形成相应侧壁绝缘膜的同一步骤中形成。本发明使得可以提高具有非易失性存储器的半导体器件的产品成品率和性能。

公开(公告)号：CN104022114B

公开(公告)日：2018-11-30

申请号：CN201410067784.X

申请日：2014-02-27

Applicant: 瑞萨电子株式会社

Inventor： 鸟羽功一 ,  茶木原启 ,  川岛祥之

IPC: H01L27/105 ,  H01L21/8239

CPC classification number: H01L29/792 ,  H01L27/11565 ,  H01L27/11568 ,  H01L29/4234 ,  H01L29/66833

Abstract: 在分裂栅极构造的MONOS型存储器单元中，防止在选择栅电极与存储器栅电极之间引起短路，而使半导体装置的可靠性提高。在具有相互邻接并在第1方向上延伸的选择栅电极（CG1）以及存储器栅电极（MG1）的MONOS存储器中，通过帽绝缘膜（CA1）覆盖第1方向中的选择栅电极（CG1）的端部的分流部（CS1）以外的区域的选择栅电极（CG1）的上表面。存储器栅电极（MG1）相对从帽绝缘膜（CA1）露出的分流部（CS1）的上表面、与帽绝缘膜（CA1）的边界，在帽绝缘膜（CA1）侧终止。

公开(公告)号：CN203826390U

公开(公告)日：2014-09-10

申请号：CN201420084985.6

申请日：2014-02-27

Applicant: 瑞萨电子株式会社

Inventor： 鸟羽功一 ,  茶木原启 ,  川岛祥之

IPC: H01L27/115 ,  H01L29/423

CPC classification number: H01L29/792 ,  H01L27/11565 ,  H01L27/11568 ,  H01L29/4234 ,  H01L29/66833

Abstract: 本实用新型涉及半导体装置。本实用新型解决的一个问题是如何提高半导体装置的可靠性。本实用新型的半导体装置具有：第1层叠膜，隔着第1栅极绝缘膜形成在半导体基板上，包含第1选择栅电极及第1帽绝缘膜；第1存储器栅电极，隔着第2栅极绝缘膜而与第1选择栅电极的在第1方向延伸的第1侧壁相反侧的第2侧壁邻接，第1存储器栅电极在第1方向延伸；第1供电部，是第1方向中第1选择栅电极端部，在平面视图中第1供电部从第1帽绝缘膜露出；第1栓，与第1供电部的上表面连接，第1存储器栅电极相比于平面视图中第1供电部及第1帽绝缘膜之间边界更靠第1帽绝缘膜侧终止。本实用新型的一个用途是提高半导体装置的可靠性。