公开(公告)号：CN101051641B

公开(公告)日：2012-05-23

申请号：CN200710092267.8

申请日：2007-04-03

Applicant: 瑞萨电子株式会社

Inventor： 鸟羽功一 ,  石井泰之 ,  川岛祥之 ,  町田悟 ,  中川宗克 ,  齐藤健太郎 ,  松井俊一 ,  桥本孝司 ,  奥山幸祐

IPC: H01L27/115 ,  H01L29/78 ,  H01L29/40 ,  H01L29/423 ,  H01L29/49 ,  H01L21/8247 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L29/42324 ,  H01L21/28273 ,  H01L21/28282 ,  H01L27/115 ,  H01L27/11526 ,  H01L27/11531 ,  H01L29/66825 ,  H01L29/66833 ,  H01L29/7885

Abstract: 公开一种具有非易失存储器的半导体器件，其干扰缺陷能得到减少或防止。非易失存储器的存储单元具有存储栅电极，该存储栅电极通过用于电荷存储的绝缘膜而在半导体衬底的主表面上方形成。在存储栅电极的侧面上形成第一侧壁，并且在第一侧壁的侧面处形成第二侧壁。在存储单元中源极的n+型半导体区域的上表面上形成硅化层，其在存储栅电极MG侧上的端部分由第二侧壁限定。

公开(公告)号：CN101308846B

公开(公告)日：2012-05-16

申请号：CN200810096554.0

申请日：2008-05-16

Applicant: 瑞萨电子株式会社

Inventor： 原口惠一 ,  松井俊一 ,  龟井聪 ,  伊东久范

IPC: H01L27/08 ,  H01L23/522

CPC classification number: H01L27/0805 ,  H01L23/5223 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体器件，旨在增强具有第一至第四电容元件的半导体器件的可靠性。第一至第四电容元件布置在半导体衬底之上。第一和第二电容元件的串联电路和第三和第四电容元件的串联电路并联地耦合在第一和第二电势之间。第一和第三电容元件的下电极分别由共同导体图案形成，并耦合到第一电势。第二和第四电容元件的下电极分别由与上述导体图案相同层的导体图案形成，并耦合到第二电势。第一和第二电容元件的上电极分别由共同导体图案形成，并达到浮置电势。第三和第四电容元件的上电极分别由与上述导体图案相同层的导体图案形成，并达到浮置电势，但是不通过导体耦合到第一和第二电容元件的上电极。