半导体器件
    1.
    发明公开
    半导体器件 审中-公开

    公开(公告)号:CN118053842A

    公开(公告)日:2024-05-17

    申请号:CN202311456833.4

    申请日:2023-11-03

    Abstract: 一种半导体器件,包括:半导体衬底;多层布线层,被形成在半导体衬底上;第一布线,被形成在多层布线层上并且被配置为被施加有第一电位;上电感器,被形成在多层布线层上并且被配置为被施加有不同于第一电位的第二电位;无机绝缘膜,被形成在多层布线层、第一布线和上电感器上;以及有机绝缘膜,被形成在无机绝缘膜上并且被设置为覆盖平面图中位于第一布线与上电感器之间的无机绝缘膜。这里,在第一布线与上电感器之间,暴露无机绝缘膜的上表面的一部分的开口部被形成在有机绝缘膜中。

    半导体设备和逆变器系统
    2.
    发明公开

    公开(公告)号:CN120018569A

    公开(公告)日:2025-05-16

    申请号:CN202411478058.7

    申请日:2024-10-22

    Abstract: 本公开涉及半导体设备和逆变器系统。一种半导体设备,包括第一半导体芯片、第二半导体芯片和第三半导体芯片。第一半导体芯片和第二半导体芯片中的一个包括第一开关。第一半导体芯片和第二半导体芯片中的另一个包括第二开关。第三半导体芯片包括第一变压器。当第一开关被关断而第二开关被导通时,信号通过第一变压器从第一半导体芯片被发射到第二半导体芯片。当第二开关被关断而第一开关被导通时,信号通过第一变压器从第二半导体芯片被发射到第一半导体芯片。

    半导体器件
    3.
    发明公开

    公开(公告)号:CN110349932A

    公开(公告)日:2019-10-18

    申请号:CN201910645110.6

    申请日:2014-01-29

    Abstract: 使半导体器件特性提高。半导体器件具有形成于层间绝缘膜(IL2)上的线圈(CL1)及布线(M2);形成于层间绝缘膜(IL3)上的布线(M3);形成于层间绝缘膜(IL4)上的线圈(CL2)及布线(M4)。且线圈(CL2)与布线(M4)的距离(DM4)比线圈(CL2)与布线(M3)的距离(DM3)大(DM4>DM3)。另线圈(CL2)与布线(M3)的距离(DM3)大于等于位于线圈(CL1)与线圈(CL2)间的层间绝缘膜(IL3)的膜厚与层间绝缘膜(IL4)的膜厚之和。由此能使易产生高电压差的线圈(CL2)与布线(M4)间等的绝缘耐压提高。另设置包围变压器形成区域(1A)和周边回路形成区域(1B)的密封环形成区域(1C),实现耐湿性的提高。

    制造半导体器件的方法
    4.
    发明授权

    公开(公告)号:CN104795357B

    公开(公告)日:2019-03-19

    申请号:CN201510030429.X

    申请日:2015-01-21

    Abstract: 本发明的各个实施例涉及一种制造半导体器件的方法。提供了一种具有得到改善的可靠性半导体器件。在半导体衬底之上,经由第一绝缘膜形成第一线圈。形成第二绝缘膜,以便用以覆盖第一绝缘膜和第一线圈。在第二绝缘膜之上,形成焊盘。在第二绝缘膜之上,形成具有使部分焊盘暴露出来的开口的多层膜。在多层绝缘膜之上,形成第二线圈。将第二线圈放置在第一线圈之上。第二线圈和第一线圈彼此磁耦合。多层膜包括二氧化硅膜、在二氧化硅膜之上的氮化硅膜、和在氮化硅膜之上的树脂膜。

    半导体器件
    6.
    发明公开
    半导体器件 审中-公开

    公开(公告)号:CN119181698A

    公开(公告)日:2024-12-24

    申请号:CN202410611439.1

    申请日:2024-05-16

    Abstract: 本公开的各实施例涉及半导体器件。提供可以抑制变压器中的产热的半导体器件。半导体器件包括第一线圈、第二线圈、第三线圈和第四线圈、引线,以及绝缘层。引线被形成在与第一线圈和第二线圈相同的层上。第一线圈和第二线圈在平面图中通过引线彼此相邻并且通过引线串联电连接。绝缘层覆盖第一线圈和第二线圈,以及引线。第三线圈被形成在第一线圈上从而穿过绝缘层面向第一线圈。第四线圈被形成在第二线圈上从而穿过绝缘层面向第二线圈。第三线圈和第四线圈在平面图彼此相邻并且彼此电连接。

    半导体器件
    7.
    发明授权

    公开(公告)号:CN110349932B

    公开(公告)日:2024-07-09

    申请号:CN201910645110.6

    申请日:2014-01-29

    Abstract: 使半导体器件特性提高。半导体器件具有形成于层间绝缘膜(IL2)上的线圈(CL1)及布线(M2);形成于层间绝缘膜(IL3)上的布线(M3);形成于层间绝缘膜(IL4)上的线圈(CL2)及布线(M4)。且线圈(CL2)与布线(M4)的距离(DM4)比线圈(CL2)与布线(M3)的距离(DM3)大(DM4>DM3)。另线圈(CL2)与布线(M3)的距离(DM3)大于等于位于线圈(CL1)与线圈(CL2)间的层间绝缘膜(IL3)的膜厚与层间绝缘膜(IL4)的膜厚之和。由此能使易产生高电压差的线圈(CL2)与布线(M4)间等的绝缘耐压提高。另设置包围变压器形成区域(1A)和周边回路形成区域(1B)的密封环形成区域(1C),实现耐湿性的提高。

    半导体器件
    10.
    发明公开

    公开(公告)号:CN104603940A

    公开(公告)日:2015-05-06

    申请号:CN201480001983.9

    申请日:2014-01-29

    Abstract: 使半导体器件特性提高。半导体器件具有形成于层间绝缘膜(IL2)上的线圈(CL1)及布线(M2);形成于层间绝缘膜(IL3)上的布线(M3);形成于层间绝缘膜(IL4)上的线圈(CL2)及布线(M4)。且线圈(CL2)与布线(M4)的距离(DM4)比线圈(CL2)与布线(M3)的距离(DM3)大(DM4>DM3)。另线圈(CL2)与布线(M3)的距离(DM3)大于等于位于线圈(CL1)与线圈(CL2)间的层间绝缘膜(IL3)的膜厚与层间绝缘膜(IL4)的膜厚之和。由此能使易产生高电压差的线圈(CL2)与布线(M4)间等的绝缘耐压提高。另设置包围变压器形成区域(1A)和周边回路形成区域(1B)的密封环形成区域(1C),实现耐湿性的提高。

Patent Agency Ranking