公开(公告)号：CN100487915C

公开(公告)日：2009-05-13

申请号：CN200510099425.3

申请日：2005-08-31

Applicant: 株式会社电装

Inventor： 山口仁 ,  牧野友厚 ,  服部佳晋 ,  冈田京子

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7811 ,  H01L29/0634 ,  H01L29/0696 ,  H01L29/41741 ,  H01L29/66734 ,  H01L29/7813

Abstract: 一种半导体器件包括：中心区域(12)；周边区域(14，26a，26b)；和半导体层(26)，它包括多对具有第一杂质量的第一区域(25、25a、25b)和具有第二杂质量的第二区域(27、27a、27b)。第一和第二区域(25、25a、25b、27、27a、27b)在平面内交替排列。周边区域(14、26a、26b)包括最外周边对以及最内周边对(25a、25b、27a、27b)。最外周边对(25b、27b)在第二杂质量和第一杂质量之间具有差值(126b)，该差值(126b)小于周边区域(14、26a、26b)中的最大差值(126a)。最内周边对(25a、27a)在第二杂质量和第一杂质量之间具有差值(126a)，该差值(126a)大于中心区域(12)中的差值(112)。

公开(公告)号：CN1744329A

公开(公告)日：2006-03-08

申请号：CN200510099425.3

申请日：2005-08-31

Applicant: 株式会社电装

Inventor： 山口仁 ,  牧野友厚 ,  服部佳晋 ,  冈田京子

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7811 ,  H01L29/0634 ,  H01L29/0696 ,  H01L29/41741 ,  H01L29/66734 ,  H01L29/7813

Abstract: 一种半导体器件包括：中心区域(12)；周边区域(14，26a，26b)；和半导体层(26)，它包括多对具有第一杂质量的第一区域(25、25a、25b)和具有第二杂质量的第二区域(27、27a、27b)。第一和第二区域(25、25a、25b、27、27a、27b)在平面内交替排列。周边区域(14、26a、26b)包括最外周边对以及最内周边对(25a、25b、27a、27b)。最外周边对(25b、27b)在第二杂质量和第一杂质量之间具有差值(126b)，该差值(126b)小于周边区域(14、26a、26b)中的最大差值(126a)。最内周边对(25a、27a)在第二杂质量和第一杂质量之间具有差值(126a)，该差值(126a)大于中心区域(12)中的差值(112)。

公开(公告)号：CN1691284A

公开(公告)日：2005-11-02

申请号：CN200510060074.5

申请日：2005-03-31

Applicant: 株式会社电装 ,  三菱住友硅晶株式会社

Inventor： 山内庄一 ,  山口仁 ,  牧野友厚 ,  野上彰二 ,  山冈智则

IPC: H01L21/20 ,  H01L21/00

CPC classification number: H01L29/0634

Abstract: 一种半导体器件的制造方法包括以下步骤：在半导体衬底(1、30、60)中形成沟槽(4、31、61)；并且在包括沟槽(4、31、61)的侧壁和底部的衬底(1、30、60)上形成外延膜(5、32、62－64、66－78)，从而将外延膜(5、32、62－64、66－78)填充在沟槽(4、31、61)中。形成外延膜(5、32、62－64、66－78)的步骤包括在用外延膜(5、32、62－64、66－78)填充沟槽(4、31、61)之前的最后步骤。所述最后步骤具有按照如下方式的外延膜(5、32、63、68、71、74、77)的成形条件：将要形成在沟槽(4、31、61)侧壁上的外延膜(5、32、63、68、71、74、77)在沟槽(4、31、61)开口处的生长速度小于在比沟槽(4、31、61)开口位置深的沟槽(4、31、61)位置处的生长速度。

公开(公告)号：CN100565801C

公开(公告)日：2009-12-02

申请号：CN200510060074.5

申请日：2005-03-31

Applicant: 株式会社电装 ,  三菱住友硅晶株式会社

Inventor： 山内庄一 ,  山口仁 ,  牧野友厚 ,  野上彰二 ,  山冈智则

IPC: H01L21/20 ,  H01L21/00

CPC classification number: H01L29/0634

Abstract: 一种半导体器件的制造方法包括以下步骤：在半导体衬底(1、30、60)中形成沟槽(4、31、61)；并且在包括沟槽(4、31、61)的侧壁和底部的衬底(1、30、60)上形成外延膜(5、32、62-64、66-78)，从而将外延膜(5、32、62-64、66-78)填充在沟槽(4、31、61)中。形成外延膜(5、32、62-64、66-78)的步骤包括在用外延膜(5、32、62-64、66-78)填充沟槽(4、31、61)之前的最后步骤。所述最后步骤具有按照如下方式的外延膜(5、32、63、68、71、74、77)的成形条件：将要形成在沟槽(4、31、61)侧壁上的外延膜(5、32、63、68、71、74、77)在沟槽(4、31、61)开口处的生长速度小于在比沟槽(4、31、61)开口位置深的沟槽(4、31、61)位置处的生长速度。

公开(公告)号：CN1245800C

公开(公告)日：2006-03-15

申请号：CN02155720.9

申请日：2002-12-06

Applicant: 株式会社电装

Inventor： 三浦昭二 ,  牧野友厚 ,  铃木文成

IPC: H03K17/687

CPC classification number: H01L29/7813 ,  H01L29/0638 ,  H01L29/7803 ,  H01L29/7805 ,  H01L29/7811 ,  H01L2224/48091 ,  H01L2224/48472 ,  H01L2224/49175 ,  H01L2924/13055 ,  H01L2924/13091 ,  H01L2924/181 ,  H01L2924/19105 ,  H02M1/08 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2924/00

Abstract: 一种用于驱动电感性负载的负载驱动电路，包括连接负载的回流闭合电路。在该回流闭合电路中设置续流二极管。该续流二极管并联一个MOS晶体管，用于接通/断开电流。设置一电容器并以其两端连接至MOS晶体管的栅极和漏极，设置一电阻器并以其两端连接至MOS晶体管的栅极和源极。在续流二极管的恢复操作期间，借助于该电容器和电阻器，MOS晶体管的栅极至源极的电压在一预定时间周期内被上拉而超过一阈值。上拉该栅极至源极电压致使续流二极管的恢复特性变得柔和，抑制恢复浪涌。

公开(公告)号：CN1424822A

公开(公告)日：2003-06-18

申请号：CN02155720.9

申请日：2002-12-06

Applicant: 株式会社电装

Inventor： 三浦昭二 ,  牧野友厚 ,  铃木文成

IPC: H03K17/687

CPC classification number: H01L29/7813 ,  H01L29/0638 ,  H01L29/7803 ,  H01L29/7805 ,  H01L29/7811 ,  H01L2224/48091 ,  H01L2224/48472 ,  H01L2224/49175 ,  H01L2924/13055 ,  H01L2924/13091 ,  H01L2924/181 ,  H01L2924/19105 ,  H02M1/08 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2924/00

Abstract: 一种用于驱动电感性负载的负载驱动电路，包括连接负载的回流闭合电路。在该回流闭合电路中设置续流二极管。该续流二极管并联一个MOS晶体管，用于接通/断开电流。设置一电容器并以其两端连接至MOS晶体管的栅极和漏极，设置一电阻器并以其两端连接至MOS晶体管的栅极和源极。在续流二极管的恢复操作期间，借助于该电容器和电阻器，MOS晶体管的栅极至源极的电压在一预定时间周期内被上拉而超过一阈值。上拉该栅极至源极电压致使续流二极管的恢复特性变得柔和，抑制恢复浪涌。