知搜-全球专利检索

  1. Login
  2. Sign Up

Search Results

13 records (took 0.019 seconds)

    制造半导体器件的方法
    1.
    发明授权
    制造半导体器件的方法 失效

    公开(公告)号：CN100352010C

    公开(公告)日：2007-11-28

    申请号：CN200410081855.8

    申请日：2002-06-28

    Applicant: 株式会社东芝

    Inventor： 井口直 ,  角田弘昭 ,  松野光一

    IPC: H01L21/283 ,  H01L21/76 ,  H01L21/336 ,  H01L21/8234

    CPC classification number: H01L21/28123 ,  H01L21/28247 ,  H01L21/76224 ,  H01L21/76232

    Abstract: 一种制造半导体器件的制造方法，包括：在半导体衬底上形成栅绝缘膜；在所说栅绝缘膜上形成栅电极，从而与所说半导体衬底电绝缘；腐蚀所说栅电极、所说栅绝缘膜和所说半导体衬底从而形成沟槽，该沟槽将用于形成器件的器件区与所说衬底上表面上的其它区电隔离；在氢气H2和氧气O2气氛中氧化所说半导体衬底的衬底侧表面和所说栅电极的栅极侧表面，该衬底侧表面形成所说沟槽的一部分侧表面，该栅极侧表面形成所说沟槽的另一部分侧表面。

    非易失性半导体存储器件的制造方法
    2.
    发明授权
    非易失性半导体存储器件的制造方法 失效

    公开(公告)号：CN100423273C

    公开(公告)日：2008-10-01

    申请号：CN200510087664.7

    申请日：2000-12-08

    Applicant: 株式会社东芝

    Inventor： 井口直 ,  姬野嘉朗 ,  角田弘昭

    IPC: H01L27/115 ,  H01L29/78 ,  H01L21/8247 ,  H01L21/336

    CPC classification number: H01L27/11521 ,  H01L27/115 ,  H01L29/66825

    Abstract: 提供一种非易失性半导体存储器件的制造方法，能够防止因浮栅间电荷移动导致的数据破坏，并且提高可靠性。其特征在于包括以上工序：在半导体衬底上形成划分元件形成区域的元件分隔绝缘膜；在半导体衬底上形成第一栅绝缘膜；在第一栅绝缘膜上淀积第一栅电极材料膜；蚀刻第一栅电极材料膜，在元件分隔绝缘膜上形成分隔第一栅电极材料膜的隔缝；蚀刻隔缝露出的元件分隔绝缘膜的表面，形成凹部；在第一栅电极材料膜和元件分隔绝缘膜上依次淀积第二栅绝缘膜和第二栅电极材料膜；依次蚀刻第二栅电极材料膜、第二栅绝缘膜、第一栅电极材料膜，布图形成第一栅电极材料膜构成的浮栅和第二栅电极材料膜构成的控制栅；以及形成与控制栅自对准的源、漏扩散层。

    制造半导体器件的方法
    5.
    发明公开
    制造半导体器件的方法 失效

    公开(公告)号：CN1652303A

    公开(公告)日：2005-08-10

    申请号：CN200410081855.8

    申请日：2002-06-28

    Applicant: 株式会社东芝

    Inventor： 井口直 ,  角田弘昭 ,  松野光一

    IPC: H01L21/283 ,  H01L21/76 ,  H01L21/336 ,  H01L21/8234

    CPC classification number: H01L21/28123 ,  H01L21/28247 ,  H01L21/76224 ,  H01L21/76232

    Abstract: 一种制造半导体器件的制造方法，包括：在半导体衬底上形成栅绝缘膜；在所说栅绝缘膜上形成栅电极，从而与所说半导体衬底电绝缘；腐蚀所说栅电极、所说栅绝缘膜和所说半导体衬底从而形成沟槽，该沟槽将用于形成器件的器件区与所说衬底上表面上的其它区电隔离；在氢气H2和氧气O2气氛中氧化所说半导体衬底的衬底侧表面和所说栅电极的栅极侧表面，该衬底侧表面形成所说沟槽的一部分侧表面，该栅极侧表面形成所说沟槽的另一部分侧表面。

    半导体器件和半导体器件的制造方法
    6.
    发明公开
    半导体器件和半导体器件的制造方法 无效

    公开(公告)号：CN1490882A

    公开(公告)日：2004-04-21

    申请号：CN03156947.1

    申请日：2003-09-15

    Applicant: 株式会社东芝

    Inventor： 园田真久 ,  井口直 ,  角田弘昭 ,  坂上荣人

    IPC: H01L29/78 ,  H01L21/336

    CPC classification number: H01L21/823481 ,  H01L21/76224 ,  H01L21/823462

    Abstract: 本发明提供在具有具备栅绝缘膜的场效应晶体管的半导体器件及其制造方法中，晶体管可进一步微细化的半导体器件及其制造方法。在含有多个元件区域和由使上述元件区域彼此间电隔离的STI(浅沟隔离)形成的元件隔离区域的半导体器件中，上述每一个元件区域都具备：沟道区域；在水平方向上夹持上述沟道区域形成的源、漏区；在上述沟道区域上形成，而且，与上述源、漏区夹持上述沟道区域的上述方向大体上垂直的水平方向上的、在和与上述沟道区域对向的面相反一侧的面上从上述元件隔离区域侧形成的、鸟喙的角度在1度以下的栅绝缘膜；在上述栅绝缘膜上形成的栅电极层。

    非易失性半导体存储器件及其制造方法
    7.
    发明公开
    非易失性半导体存储器件及其制造方法 失效

    公开(公告)号：CN1302087A

    公开(公告)日：2001-07-04

    申请号：CN00137393.5

    申请日：2000-12-08

    Applicant: 株式会社东芝

    Inventor： 井口直 ,  姬野嘉朗 ,  角田弘昭

    IPC: H01L27/115 ,  H01L21/8247

    CPC classification number: H01L27/11521 ,  H01L27/115 ,  H01L29/66825

    Abstract: 提供一种能够防止因浮栅间电荷移动导致的数据破坏,并且提高可靠性的非易失性半导体存储器件。在硅衬底(1)中埋入划分带状元件形成区域(2)的元件分隔绝缘膜(4)。通过衬底(1)上的第一栅绝缘膜(5)形成浮栅(6),再通过第二栅绝缘膜(7)形成控制栅(8)。形成与控制栅(8)自对准的源、漏扩散层(12)。在邻接的存储单元之间,通过隔缝(13)在元件分隔绝缘膜(4)上,对浮栅(6)上的第二栅绝缘膜(7)与浮栅(6)一起进行分隔。

    半导体装置及其制造方法
    8.
    发明公开
    半导体装置及其制造方法 有权 转让

    公开(公告)号：CN106992179A

    公开(公告)日：2017-07-28

    申请号：CN201610644621.2

    申请日：2016-08-08

    Applicant: 株式会社东芝

    Inventor： 须藤岳 ,  马场雅伸 ,  石月惠 ,  井口直 ,  川合武兰人

    IPC: H01L27/11551 ,  H01L27/11575

    Abstract: 本发明涉及一种半导体装置及其制造方法。根据实施方式，半导体装置的制造方法包括如下步骤：形成多个部件与包含与所述多个部件不同的材料的多个中间体交替地积层而成的积层体；对至少2层的所述多个部件的端部沿所述积层方向依次进行加工，而形成所述多个部件与所述多个中间体积层而成的阶梯状的阶差；形成与所述阶差相接的多个侧壁膜；及将所述多个部件的端部形成为阶梯状。将所述多个部件的端部形成为阶梯状的步骤包含使所述多个部件中与所述多个侧壁膜相隔而从所述积层体露出的部分后退的步骤。

Patent Agency Ranking