公开(公告)号：CN106992179A

公开(公告)日：2017-07-28

申请号：CN201610644621.2

申请日：2016-08-08

Applicant: 株式会社东芝

Inventor： 须藤岳 ,  马场雅伸 ,  石月惠 ,  井口直 ,  川合武兰人

IPC: H01L27/11551 ,  H01L27/11575

Abstract: 本发明涉及一种半导体装置及其制造方法。根据实施方式，半导体装置的制造方法包括如下步骤：形成多个部件与包含与所述多个部件不同的材料的多个中间体交替地积层而成的积层体；对至少2层的所述多个部件的端部沿所述积层方向依次进行加工，而形成所述多个部件与所述多个中间体积层而成的阶梯状的阶差；形成与所述阶差相接的多个侧壁膜；及将所述多个部件的端部形成为阶梯状。将所述多个部件的端部形成为阶梯状的步骤包含使所述多个部件中与所述多个侧壁膜相隔而从所述积层体露出的部分后退的步骤。

公开(公告)号：CN102738115A

公开(公告)日：2012-10-17

申请号：CN201110277521.8

申请日：2011-09-19

Applicant: 株式会社东芝

Inventor： 须藤岳

IPC: H01L23/528 ,  H01L21/768

CPC classification number: H01L21/76897 ,  H01L21/0337 ,  H01L21/31144 ,  H01L21/32139 ,  H01L23/481 ,  H01L23/528 ,  H01L27/0207 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及集成电路器件及其制造方法。根据一个实施例，一种集成电路器件包括接触过孔和多个互连。所述多个互连被彼此平行地排列。所述接触过孔被连接到每个所述互连。凸部被形成在每个所述互连的连接到所述接触过孔的部分处以沿所述排列的方向凸出。凹部被形成在每个所述互连的与具有所述凸部的部分分隔的部分处以沿所述排列的方向凹进。在所述多个互连当中的两个彼此邻近的互连中的一个互连上形成的所述凸部与在所述两个彼此邻近的互连中的另一互连中形成的所述凹部相对。在每个所述互连中，具有所述凹部的部分与在具有所述凹部的部分的两侧的部分分隔，并且也与具有所述凸部的部分分隔。

公开(公告)号：CN102738115B

公开(公告)日：2014-12-10

申请号：CN201110277521.8

申请日：2011-09-19

Applicant: 株式会社东芝

Inventor： 须藤岳

IPC: H01L23/528 ,  H01L21/768

CPC classification number: H01L21/76897 ,  H01L21/0337 ,  H01L21/31144 ,  H01L21/32139 ,  H01L23/481 ,  H01L23/528 ,  H01L27/0207 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及集成电路器件及其制造方法。根据一个实施例，一种集成电路器件包括接触过孔和多个互连。所述多个互连被彼此平行地排列。所述接触过孔被连接到每个所述互连。凸部被形成在每个所述互连的连接到所述接触过孔的部分处以沿所述排列的方向凸出。凹部被形成在每个所述互连的与具有所述凸部的部分分隔的部分处以沿所述排列的方向凹进。在所述多个互连当中的两个彼此邻近的互连中的一个互连上形成的所述凸部与在所述两个彼此邻近的互连中的另一互连中形成的所述凹部相对。在每个所述互连中，具有所述凹部的部分与在具有所述凹部的部分的两侧的部分分隔，并且也与具有所述凸部的部分分隔。