-
公开(公告)号：CN115443542A
公开(公告)日：2022-12-06
申请号：CN202180030559.7
申请日：2021-06-09
Applicant: 富士电机株式会社
IPC: H01L29/78 , H01L21/322 , H01L21/329 , H01L21/265 , H01L29/06 , H01L29/739 , H01L21/336 , H01L29/861 , H01L29/868
Abstract: 本发明提供一种半导体装置的制造方法，其具备如下注入工序：从半导体基板的注入面向第一注入位置注入第一导电型的第一掺杂剂，在注入第一掺杂剂后，从半导体基板的注入面向距注入面的距离比第一注入位置距注入面的距离更大的第二注入位置注入第一导电型的第二掺杂剂。第一注入位置和第二注入位置可以配置在缓冲区。
-
公开(公告)号：CN116261775A
公开(公告)日：2023-06-13
申请号：CN202280006635.5
申请日：2022-04-13
Applicant: 富士电机株式会社
IPC: H01L21/336
Abstract: 本申请提供一种半导体装置，其具备：半导体基板(111)，其具有上表面和下表面，并且具有第一导电型的漂移区(116)；第一主端子(101)，其设置于上表面的上方；第二主端子(102)，其设置于下表面的下方；控制端子(103)，其对在第一主端子与第二主端子之间是否流通电流进行控制；以及缓冲区(118)，其设置于漂移区和下表面之间，且掺杂浓度高于漂移区的掺杂浓度，在示出施加于第一主端子与第二主端子之间的电源电压(VCE)、以及控制端子与第二主端子之间的端子间容量(CGC)之间的关系的C‑V特性中，在电源电压为500V以上的区域中，具有端子间电容的峰(180)。
-
公开(公告)号：CN116261775A9
公开(公告)日：2023-07-25
申请号：CN202280006635.5
申请日：2022-04-13
Applicant: 富士电机株式会社
IPC: H01L21/336
Abstract: 本申请提供一种半导体装置，其具备：半导体基板(111)，其具有上表面和下表面，并且具有第一导电型的漂移区(116)；第一主端子(101)，其设置于上表面的上方；第二主端子(102)，其设置于下表面的下方；控制端子(103)，其对在第一主端子与第二主端子之间是否流通电流进行控制；以及缓冲区(118)，其设置于漂移区和下表面之间，且掺杂浓度高于漂移区的掺杂浓度，在示出施加于第一主端子与第二主端子之间的电源电压(VCE)、以及控制端子与第二主端子之间的端子间容量(CGC)之间的关系的C-V特性中，在电源电压为500V以上的区域中，具有端子间电容的峰(180)。
-
公开(公告)号：CN113316852A
公开(公告)日：2021-08-27
申请号：CN202080007233.8
申请日：2020-05-25
Applicant: 富士电机株式会社
IPC: H01L29/06 , H01L29/08 , H01L29/10 , H01L29/423 , H01L29/739 , H01L29/78 , H01L21/336 , H01L21/331
Abstract: 本发明提供一种半导体装置，具备与栅电极电连接的多个栅极沟槽部、以及与发射电极电连接的多个虚设沟槽部，所述半导体装置具备：第一沟槽组，其包括一个栅极沟槽部、以及与所述栅极沟槽部相邻并且彼此相邻的两个虚设沟槽部；以及第二沟槽组，其包括彼此相邻的两个栅极沟槽部。
-
Patent Agency Ranking
公开(公告)号：CN119836854A
公开(公告)日：2025-04-15
申请号：CN202480003773.7
申请日：2024-01-19
Applicant: 富士电机株式会社
Abstract: 本发明提供一种半导体装置，具备晶体管部和二极管部，所述半导体装置具备：多个沟槽部，其设置于半导体基板的正面，并包含栅极沟槽部；第一导电型的漂移区，其设置于所述半导体基板；第二导电型的基区，其设置于所述漂移区的上方；第一导电型的发射区，其设置于所述基区的上方，且掺杂浓度比所述漂移区的掺杂浓度高；第一导电型的第一蓄积区，其设置于所述基区的下方，且掺杂浓度比所述漂移区的掺杂浓度高；第二导电型的沟槽底部区，其设置于所述第一蓄积区的下方，且掺杂浓度比所述基区的掺杂浓度高；以及第一导电型的第二蓄积区，其在所述半导体基板的深度方向上设置得比所述沟槽底部区深，且掺杂浓度比所述漂移区的掺杂浓度高。
-
公开(公告)号：CN115443543A
公开(公告)日：2022-12-06
申请号：CN202180030596.8
申请日：2021-11-15
Applicant: 富士电机株式会社
IPC: H01L29/78 , H01L21/265 , H01L21/322 , H01L21/329 , H01L21/336 , H01L21/8234 , H01L21/8249 , H01L27/06 , H01L27/088 , H01L29/06 , H01L29/739 , H01L29/861 , H01L29/868
Abstract: 本发明提供一种半导体装置，所述半导体装置具备：半导体基板，其具有第一导电型的漂移区；以及第一导电型的缓冲区，其设置在漂移区与半导体基板的下表面之间，并且掺杂浓度比漂移区的掺杂浓度高，缓冲区具有配置在半导体基板的深度方向上的不同位置的两个以上的氦化学浓度峰。各个氦化学浓度峰的半峰全宽可以为1μm以下。各个氦化学浓度峰可以注入4He而形成。
-
公开(公告)号：CN117917770A
公开(公告)日：2024-04-23
申请号：CN202311059406.2
申请日：2023-08-22
Applicant: 富士电机株式会社
IPC: H01L25/18 , H02M1/00 , H01L23/498
Abstract: 本发明提供一种抑制栅极振荡的半导体模块，所述半导体模块(1‑1)具有：配置有IGBT(11)的电路基板(b1)、配置有IGBT(12)的电路基板(b2)、辅助发射极端子(AE1)、在电路基板(b1)上与IGBT(11)的发射极电连接的连接部(13)、在电路基板(b2)上与IGBT(21)的发射极电连接的连接部(23)和辅助发射极布线。辅助发射极布线包括共用布线部(1a)和单独布线部(1b、1c)。共用布线部(1a)将辅助发射极端子(AE1)与分支点连结。单独布线部(1b)将分支点与连接部(13)连结，并且具有比共用布线部(1a)的电感的10％小的电感。单独布线部(1c)将分支点与连接部(23)连结，并且具有比共用布线部(1a)的电感的10％小的电感。
-
公开(公告)号：CN115700915A
公开(公告)日：2023-02-07
申请号：CN202210593444.5
申请日：2022-05-27
Applicant: 富士电机株式会社
IPC: H01L23/64 , H01L23/14 , H01L23/49 , H01L23/495 , H01L25/16
Abstract: 本发明提供能够降低振荡现象的产生的半导体装置。半导体装置通过电阻芯片来减小从控制端子起控制电极为止的布线电阻以及电感的相对差。在导通(或关断)针对控制电极的控制电压时，能够抑制多个半导体芯片的上升时间(或下降时间)的差。由此，输出电极(源极)的电压不会紊乱。因此，能够向外部的控制装置输出稳定的电压。此外，半导体装置通过引线而使配置于不同的绝缘电路基板的半导体芯片的输出电极间的电位均匀化。由此，能够从输出电极(源极)向外部的控制装置稳定地输出电压。因此，半导体装置能够抑制振荡现象以及由其引起的误动作的产生，并且能够抑制可靠性的降低。
-
公开(公告)号：CN114503280A
公开(公告)日：2022-05-13
申请号：CN202180005621.7
申请日：2021-03-08
Applicant: 富士电机株式会社
IPC: H01L29/739 , H01L29/417 , H01L21/331
Abstract: 提供一种半导体装置，其具备：第一导电型的漂移区，其设置于半导体基板；第二导电型的基区，其设置于漂移区的上方；第一导电型的发射区，其设置于基区的上方；多个沟槽部，其在半导体基板的正面侧沿预先确定的排列方向排列；沟槽接触部，其在多个沟槽部中的相邻的两个沟槽部之间，设置于半导体基板的正面侧；以及第二导电型的接触层，其设置于沟槽接触部的下方，且掺杂浓度比基区的掺杂浓度高，沟槽接触部的下端比发射区的下端深，在沟槽接触部的侧壁，发射区与接触层接触。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.018 seconds)
