-
公开(公告)号:CN118841433A
公开(公告)日:2024-10-25
申请号:CN202310475059.5
申请日:2023-04-25
IPC分类号: H01L29/06 , H01L29/36 , H01L29/78 , H01L21/336
摘要: 本申请实施例公开了一种半导体器件及电子设备,涉及半导体技术领域,用于解决现有晶体管的SS过高的技术问题。半导体器件包括衬底、栅极、有源层和第一肖特基接触电极,栅极、有源层和第一肖特基接触电极均设置于衬底上。有源层包括沟道部,栅极在衬底上的垂直投影,与沟道部在衬底上的垂直投影重叠。第一肖特基接触电极与有源层相接触,且与有源层之间形成第一肖特基结。其中,有源层中与第一肖特基接触电极接触的部分,与沟道部的掺杂类型相同。该半导体器件具有更低的SS,仅需在栅极施加很小的电压,即可使器件开启。
-
公开(公告)号:CN118231453A
公开(公告)日:2024-06-21
申请号:CN202211640554.9
申请日:2022-12-20
申请人: 华为技术有限公司
IPC分类号: H01L29/423 , H01L29/51 , H01L29/78 , H01L29/739
摘要: 本申请提供了一种芯片和终端,涉及半导体技术领域,可以延缓晶体管的电流饱和,降低栅极驱动电压。该芯片包括晶体管,晶体管包括设置于衬底上的沟道层、栅介电层、铁电层、以及栅极。铁电层设置于沟道层与所述栅极之间,铁电层的等效厚度为栅介电层的等效厚度与沟道层中反型层的等效厚度之和。栅介电层的等效厚度#imgabs0#反型层的等效厚度#imgabs1#其中,D1表示栅介电层的实际厚度,K表示SiO2的介电常数,K1表示栅介电层的介电常数,D2表示反型层的实际厚度,K2表示反型层的介电常数。
-
公开(公告)号:CN116864541A
公开(公告)日:2023-10-10
申请号:CN202210313499.6
申请日:2022-03-28
申请人: 华为技术有限公司
IPC分类号: H01L29/872 , H01L27/06 , H01L21/329
摘要: 本申请涉及半导体技术领域,具体涉及一种肖特基二极管及功率电路。肖特基二极管包括:第一层;与第一层接触的第二层,第一层为半导体层和金属层中的一个,第二层为半导体层和金属层中的另一个,第一层和第二层之间存在肖特基势垒;耦合至第一层的载流子提供层,用于升高第一层中第一载流子的数量在第一层中载流子的总数量中的占比;其中,第一载流子的能量低于肖特基势垒在二极管处于关断状态时的高度;当肖特基二极管从关断状态进入导通状态时,肖特基势垒的高度降低,使得第一载流子越过肖特基势垒,进入第二层;或者,肖特基势垒的宽度减少,使得第一载流子隧穿过肖特基势垒,进入第二层。该肖特基二极管可以实现关态到开态的快速切换。
-
公开(公告)号:CN116779651A
公开(公告)日:2023-09-19
申请号:CN202210236078.8
申请日:2022-03-11
申请人: 华为技术有限公司
IPC分类号: H01L29/08 , H01L29/24 , H01L29/267 , H01L21/34 , H01L29/786
摘要: 本申请提供了一种场效应晶体管及其制备方法、终端设备。该场效应晶体管包括衬底结构、源极、漏极及栅极。其中,衬底结构具有源区、漏区以及位于源区和漏区之间的沟道区,源区包括能够提供冷载流子的三维材料。源极耦合于源区,漏极耦合于漏区,栅极设置于沟道区上。源区与沟道区的材质不同,且源区与沟道区之间具有肖特基势接触。该场效应晶体管能够降低源端掺杂扩散,通过不同的源区材料选择,更好地维持冷载流子在晶体管打开时进入沟道区。从而在达到超低亚阈值摆幅的同时,具有较高的开态电流,且能够与大多数硅基衬底匹配,具备大规模应用的优势。
-
公开(公告)号:CN117995898A
公开(公告)日:2024-05-07
申请号:CN202211340587.1
申请日:2022-10-28
申请人: 华为技术有限公司
摘要: 本申请实施例涉及场效应晶体管领域,尤其涉及一种能隙调控场效应晶体管、集成电路和电子设备。旨在降低场效应晶体管的亚阈值摆幅。该能隙调控场效应晶体管的沟道材料包括能隙受电场调控的材料,栅电压调控势垒的同时会改变材料本身能带带隙。例如,沟道材料包括层状狄拉克半金属Na3Bi和过渡金属硫化物MX2中的至少一种;其中,M为钼或者钨;X为硫、硒或者碲。由此,通过引入新型沟道材料,可以有效提升场效应晶体管的开关性能,降低亚阈值摆幅和驱动电压,从而降低能耗。
-
公开(公告)号:CN118431300A
公开(公告)日:2024-08-02
申请号:CN202310118949.0
申请日:2023-01-31
申请人: 华为技术有限公司
IPC分类号: H01L29/812 , H01L21/338 , H01L29/06 , H01L27/095
摘要: 本申请实施例提供一种冷源肖特基晶体管及其制备方法、集成电路、电子设备,涉及半导体技术领域,用于在减小冷源肖特基晶体管的亚阈值摆幅的同时,提高冷源肖特基晶体管的开态电流。冷源肖特基晶体管包括沟道层、源极和漏极。源极位于沟道层的一侧,且与沟道层电连接。源极包括相互连接的第一部分和第二部分,第二部分位于第一部分与沟道层之间。漏极位于沟道层远离源极的一侧,且与沟道层电连接。其中,第二部分包括靠近沟道层的第一表面,第一表面上至少存在两点,在平行于沟道层的下表面的方向上,到漏极靠近沟道层的表面的距离不同。冷源肖特基晶体管应用于电子设备中,以提高电子设备的性能。
-
公开(公告)号:CN118053896A
公开(公告)日:2024-05-17
申请号:CN202211468693.8
申请日:2022-11-17
申请人: 华为技术有限公司
IPC分类号: H01L29/08 , H01L29/78 , H01L21/336
摘要: 本申请实施例提供了一种冷源晶体管及其制备方法,涉及半导体器件,用于进一步提升冷源晶体管。该冷源晶体管包括沟道区、冷源区和漏区,冷源区和漏区分别位于沟道区的两侧,且分别与沟道区接触。冷源区包括相接触的第一部分与第二部分,第一部分的材料包括金属半导体合金,沟道区与第一部分接触;第二部分位于第一部分远离沟道区的一侧,第二部分的材料为半导体材料,且第二部分与沟道区的材料不同。第二部分与第一部分之间具有能够对沟道区产生应变增强的晶格失配。上述冷源晶体管可以应用于电子设备。
-
公开(公告)号:CN117882177A
公开(公告)日:2024-04-12
申请号:CN202180101044.1
申请日:2021-10-30
IPC分类号: H01L21/336
摘要: 本申请的实施例提供了一种晶体管、集成电路以及电子设备,涉及半导体技术领域,能够降低晶体管的亚阈值摆幅。上述的晶体管包括:衬底;衬底上沿平行于衬底的第一方向依次设置有第一源区、第二源区、沟道以及漏区;沟道上设置有绝缘层;绝缘层上设置有第一栅极;漏区上设置有漏极;第一源区上设置有源极;晶体管还包括导体,其中,第一源区与第二源区接触形成接触面,导体与第一源区以及第二源区接触,并且接触面与导体垂直。
-
公开(公告)号:CN117859207A
公开(公告)日:2024-04-09
申请号:CN202180101222.0
申请日:2021-11-26
IPC分类号: H01L29/06 , H01L29/08 , H01L29/739
摘要: 本申请实施例提供了一种晶体管的制备方法、芯片和终端,涉及半导体技术领域,可以在第一掺杂层与第二掺杂层间形成结面清晰的PN结。一种晶体管的制备方法,其特征在于,所述晶体管包括有源层,所述有源层包括冷源极,所述冷源极的制备方法包括:在衬底上形成半导体层;所述半导体层包括源区,所述源区至少包括第一注入区和与所述第一注入区邻接的第二注入区;对所述半导体层中位于所述第一注入区的部分进行第一类型的掺杂,得到第一掺杂层;对所述半导体层中位于所述第二注入区的部分进行第二类型的掺杂,得到第二掺杂层;所述第一掺杂层和所述第二掺杂层互为P型掺杂和N型掺杂。
-
公开(公告)号:CN117203742A
公开(公告)日:2023-12-08
申请号:CN202180096515.4
申请日:2021-07-21
申请人: 华为技术有限公司
IPC分类号: H01L21/336
摘要: 本申请提供一种场效应晶体管、其制作方法及集成电路,该场效应晶体管可以包括:第一冷源极、第二冷源极、沟道、栅极,以及栅极介质层。第一冷源极包括:第一掺杂层、第二掺杂层,以及第一导体层,第一掺杂层与沟道接触。第二冷源极包括:第三掺杂层、第四掺杂层,以及第二导体层,第三掺杂层与沟道接触。第一掺杂层与第三掺杂层属于同一掺杂类型,第二掺杂层与第四掺杂层属于同一掺杂类型,第一掺杂层与第二掺杂层属于不同的掺杂类型。通过在场效应晶体管中设置第一冷源极和第二冷源极,通过调整第一冷源极或第二冷源极的载流子态密度,可以降低场效应晶体管的亚阈值摆幅,进而降低集成电路的工作电压,使集成电路的功耗较低。
-
-
-
-
-
-
-
-
-