-
公开(公告)号：CN117352514A
公开(公告)日：2024-01-05
申请号：CN202210754260.2
申请日：2022-06-28
摘要： 本申请公开了芯片、制备方法及电子设备，包括：衬底以及设置于衬底上的晶体管。晶体管包括：沟道结构、阻挡层、栅极、源极以及漏极。沟道结构包括沟道区和离子注入区，阻挡层设置于沟道结构背离衬底的一侧，栅极设置于阻挡层背离沟道结构的一侧，源极设置于沟道结构背离衬底的一侧，漏极设置于沟道结构背离衬底的一侧。源极设置于沟道区背离离子注入区的一侧，漏极覆盖离子注入区的至少部分区域。以及，栅极分别与沟道结构、源极以及漏极电性绝缘。本申请实施例中，源极的材料为狄拉克材料，具有更局域的电子密度分布和更短的热尾，即可降低器件的SS数值，提升器件的开态电流。
-
公开(公告)号：CN117882177A
公开(公告)日：2024-04-12
申请号：CN202180101044.1
申请日：2021-10-30
IPC分类号： H01L21/336
摘要： 本申请的实施例提供了一种晶体管、集成电路以及电子设备，涉及半导体技术领域，能够降低晶体管的亚阈值摆幅。上述的晶体管包括：衬底；衬底上沿平行于衬底的第一方向依次设置有第一源区、第二源区、沟道以及漏区；沟道上设置有绝缘层；绝缘层上设置有第一栅极；漏区上设置有漏极；第一源区上设置有源极；晶体管还包括导体，其中，第一源区与第二源区接触形成接触面，导体与第一源区以及第二源区接触，并且接触面与导体垂直。
-
公开(公告)号：CN117859207A
公开(公告)日：2024-04-09
申请号：CN202180101222.0
申请日：2021-11-26
IPC分类号： H01L29/06 , H01L29/08 , H01L29/739
摘要： 本申请实施例提供了一种晶体管的制备方法、芯片和终端，涉及半导体技术领域，可以在第一掺杂层与第二掺杂层间形成结面清晰的PN结。一种晶体管的制备方法，其特征在于，所述晶体管包括有源层，所述有源层包括冷源极，所述冷源极的制备方法包括：在衬底上形成半导体层；所述半导体层包括源区，所述源区至少包括第一注入区和与所述第一注入区邻接的第二注入区；对所述半导体层中位于所述第一注入区的部分进行第一类型的掺杂，得到第一掺杂层；对所述半导体层中位于所述第二注入区的部分进行第二类型的掺杂，得到第二掺杂层；所述第一掺杂层和所述第二掺杂层互为P型掺杂和N型掺杂。
-
公开(公告)号：CN118039724A
公开(公告)日：2024-05-14
申请号：CN202211426258.9
申请日：2022-11-14
IPC分类号： H01L31/103 , H01L31/18 , H01L31/0216
摘要： 本申请实施例提供一种光电探测器、光接收模块及电子设备。涉及光电转换技术领域。用于抑制暗电流。该光电探测器包括：半导体衬底、掺杂钝化层、第一电极掺杂区和第二电极掺杂区，以及表面钝化层；其中，掺杂钝化层、第一电极掺杂区和第二电极掺杂区形成在半导体衬底的同一表面，掺杂钝化层的掺杂类型和半导体衬底的掺杂类型相同，第一电极掺杂区和第二电极掺杂区之间被掺杂钝化层隔离开，第一电极掺杂区和第二电极掺杂区中的一个为阳极掺杂区，另一个为阴极掺杂区；表面钝化层堆叠在掺杂钝化层上。这样，通过掺杂钝化层和表面钝化层的相配合，可以抑制表面漏电流。
-
公开(公告)号：CN117995836A
公开(公告)日：2024-05-07
申请号：CN202211351084.4
申请日：2022-10-31
IPC分类号： H01L27/06 , H01L21/8234 , H04B10/69
摘要： 本申请实施例提供一种光电探测器、光接收模块及电子设备。涉及光电转换技术领域。用于拥有较高的量子效率和灵敏度、较高的响应度，以及低功耗。该光电探测器包括体硅和绝缘层上硅的混合衬底，并将晶体管形成在绝缘层上硅衬底上，将第一光电二极管和第二光电二极管形成在体硅衬底上，以及，光电二极管的第一电极掺杂区与晶体管的栅极电连接，晶体管的背栅不仅作为晶体管的栅极，还与体硅形成PN结，这样，不仅增强对入射光的吸收，获得较高的量子效率和灵敏度，还可以提高光电响应度，降低漏电流、减小寄生电容，降低功耗。
-
公开(公告)号：CN118380445A
公开(公告)日：2024-07-23
申请号：CN202410390168.1
申请日：2024-04-01
申请人： 上海华力集成电路制造有限公司 , 复旦大学
IPC分类号： H01L27/146
摘要： 本发明公开了一种光电原位有源像素传感器，器件单元结构形成于双埋层SOI衬底上。双埋层SOI衬底包括：半导体主体层、第二介质埋层、半导体中间层、第一介质埋层和半导体顶层。感光结构包括半导体中间层以及和半导体中间层相接触的第一半导体外延层和第一欧姆接触区。第一欧姆接触区通过顶部的接触孔连接到第一电极。在器件单元结构的周侧还形成有深沟槽隔离，深沟槽隔离的底部表面达到第二介质埋层中。在深沟槽隔离外侧还形成有第二半导体外延层和第二欧姆接触区。深沟槽隔离和第二介质埋层使感光结构和周侧的第二半导体外延层和半导体主体层相隔离，以抑制相邻的器件单元结构之间的串扰。本发明还公开了一种光电原位有源像素传感器的制造方法。
-
公开(公告)号：CN118380444A
公开(公告)日：2024-07-23
申请号：CN202410390131.9
申请日：2024-04-01
申请人： 上海华力集成电路制造有限公司 , 复旦大学
IPC分类号： H01L27/146
摘要： 本发明公开了一种用于偏振成像的光电原位有源像素传感器，包括：由多个像素单元排列形成的像素组。像素单元包括MOS晶体管和感光结构。MOS晶体管形成于SOI衬底的半导体顶层中。感光结构的组成部分包括位于MOS晶体管底部的半导体主体层。MOS晶体管包括一个平面栅结构的第一栅极结构，被第一栅极结构所覆盖的所述半导体顶层作为沟道区；在半导体顶层上还形成有多个第二栅极结构，各第二栅极结构和所述第一栅极结构的工艺结构相同且平行排列形成偏振光栅，偏振光栅用于对入射光进行偏振分光并将经过偏振分光的入射光入射到所述感光结构的耗尽区中。本发明还提供一种用于偏振成像的PISD的制造方法。本发明能简化工艺、降低成本和体积以及减少偏振串扰。
-
公开(公告)号：CN116744675A
公开(公告)日：2023-09-12
申请号：CN202310564445.1
申请日：2023-05-18
申请人： 复旦大学
IPC分类号： H10B12/00
摘要： 本发明属于半导体器件技术领域，具体为基于MoS2‑Si异质集成的叠层2T1C动态随机存储器件及其制备方法。本发明动态随机存储器件，其下层为建立在绝缘层上硅衬底上的NMOS，作为读晶体管工作，上层为MoS2‑MOSFET，作为写晶体管工作；两个晶体管的源极金属以及两者间的介质层共同构成MIM电容，同时MoS2‑FET的源极金属直接与SOI‑FET的栅极金属连接。本发明将硅基2T1C‑DRAM的写晶体管用MoS2‑FET替代，并使其垂直堆叠在读晶体管上，形成叠层结构，减小了存储单元面积；由于MoS2的禁带宽度更大，写晶体管闭电流减小，存储单元的数据存储时间提高。本发明存储器件集成度高、存储时间长、功耗低，可应用于高性能动态存储器领域。
-
公开(公告)号：CN116613179A
公开(公告)日：2023-08-18
申请号：CN202310564453.6
申请日：2023-05-18
申请人： 复旦大学
IPC分类号： H01L27/144 , H01L27/12 , H01L21/84 , G06N3/063
摘要： 本发明属于脉冲神经网络技术领域，具体为基于场效应正反馈晶体管的光电脉冲神经元及其制备方法。本发明光电脉冲神经元由半导体场效应正反馈晶体管与二维光电器件集合组成，包括衬底、氧化埋层、第一沟道区、栅氧化层、正栅极、第一源极掺杂区、第一漏极掺杂区、二维材料第二沟道区，以及第一源极金属接触、第一漏极金属接触、正栅极金属接触、衬底金属接触、第二源极金属接触和第二漏极金属接触。半导体场效应正反馈晶体管通过单个晶体管实现脉冲神经元的积累释放特性，可降低硬件开销和能耗。光电脉冲神经元具有光调控脉冲频率的功能，为实现高集成密度、低功耗和功能丰富的神经形态芯片提供新方案。
-
公开(公告)号：CN112420752B
公开(公告)日：2022-12-02
申请号：CN201910769848.3
申请日：2019-08-20
申请人： 复旦大学
发明人： 万景
IPC分类号： H01L27/146 , H04N5/369
摘要： 本发明公开了一种基于半导体衬底的新型单晶体管像素传感器及制备方法，通过在漏极区域、源极区域、沟道区域和衬底区域引入特殊的掺杂体系，在漏极区域、源极区域施加电压脉冲，提高沟道区域的电势，形成了能够收集光电子的耗尽区域。其优点是：本发明使用单个晶体管完成光电传感、电荷积分、缓冲放大和阵列选通的功能，原位读出光生电子，无需CCD传感器中的转移读出电荷，也无须如CMOS像素传感器中的额外晶体管进行电荷积分、信号放大和选通，具有高量子效率和低功耗等优点，这也大大降低像素单元的复杂度，增大有效传感面积，从而实现高灵敏度，低功耗和高速的图像传感。
-
-
-
-
-
-
-
-
-
搜索结果
66 条记录 (耗时 0.047 秒)
