公开(公告)号：CN119789773A

公开(公告)日：2025-04-08

申请号：CN202411893081.2

申请日：2024-12-20

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 任洁 ,  陈明凡 ,  应利良 ,  翁碧聪 ,  杨树澄

IPC: H10N69/00 ,  H10N60/12 ,  H10N60/80 ,  H10N60/82 ,  H10N60/01

Abstract: 本发明提供一种多逻辑层超导集成电路及其制备方法，该电路包含衬底、n层逻辑层和n层电流偏置层，每个逻辑层均包含用于存储和/或逻辑运算的约瑟夫森结，且n取值相同的电流偏置层与逻辑层电连接，以通过电流偏置层为对应设置的逻辑层提供偏置电流。本发明的多逻辑层超导集成电路沿竖向设置，通过通孔进行垂直信号连接，可实现更高的集成度和缩短信号路径，减少延迟；进一步的，接地层的设置还可有效屏蔽电磁干扰，提升电路的性能和可靠性。因此，本发明提供了一种高效集成且性能优越的多逻辑层超导集成电路。

公开(公告)号：CN119764203A

公开(公告)日：2025-04-04

申请号：CN202411893106.9

申请日：2024-12-20

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 任洁 ,  陈明凡 ,  应利良 ,  李立娟 ,  张雪

IPC: H01L21/66

Abstract: 本发明提供一种介电层厚度的测量方法，包括如下步骤：提供一半导体结构，包括第一图形区域和第二图形区域，其中，第一图形区域和第二图形区域上形成有经过减薄处理的介电层；测量第一图形区域上介电层的厚度得到第一厚度，并测量第一图形区域和第二图形区域之间介电层的厚度差得到台阶厚度；基于第一厚度和台阶厚度的差值，得到第二图形区域上介电层的厚度。通过本发明提供的介电层厚度的测量方法，解决了现有测量方案存在测量结果不准确且会对电路造成不良影响的问题。