-
公开(公告)号：CN113126687A
公开(公告)日：2021-07-16
申请号：CN201911390304.2
申请日：2019-12-30
Applicant: 海安集成电路技术创新中心 , 海安芯润集成电路科技有限公司 , 上海北京大学微电子研究院
IPC: G05F1/567
Abstract: 本发明提供了一种新型高精度全周期输出开关电容带隙基准电压产生电路，以满足高精度增量ADC对参考电压精度的要求。本电路结构采用了双转单开关电容运算放大器结构，不仅消除了运放输入失调电压的影响，而且也减小了运放有限增益误差。此外还包括两个同样的开关电容带隙基准产生电路，但是其时钟周期互补，同时在各自的输出端串联一个选通开关，从而实现全周期带隙基准电压输出。
-
公开(公告)号：CN113131932A
公开(公告)日：2021-07-16
申请号：CN201911391768.5
申请日：2019-12-30
Applicant: 海安集成电路技术创新中心 , 海安芯润集成电路科技有限公司 , 上海北京大学微电子研究院
IPC: H03M1/06
Abstract: 本发明提供了一种新型全差分多阶增益ADC失调电压和电荷注入消除技术，以提高增益ADC的分辨精度和减小量化误差。其中所述失调电压和电荷注入消除电路，包括多阶增量ADC开关电容积分电路，此外还包括用于控制积分时序的两相不交叠时钟电路，其输出时钟给开关电容积分电路，控制积分模块的时序；此外还包括逻辑控制模块，用于控制整体电路的工作时序以及产生消除失调电压和电荷注入的特定时序；此外还包括低输入失调的全差分量化器，用于量化积分电压，并控制积分输入电压的选择；此外还包括数字滤波器，对量化器输出进行量化，产生对应的二进制输出；此外还包括模拟地产生电路，用来给全差分运放提供输出共模电位。
-
公开(公告)号：CN113125828A
公开(公告)日：2021-07-16
申请号：CN201911386660.7
申请日：2019-12-30
Applicant: 海安集成电路技术创新中心 , 海安芯润集成电路科技有限公司 , 上海北京大学微电子研究院
IPC: G01R19/00
Abstract: 本发明公开了一种新型的电流检测电路，与传统电流检测电路相比，特征在于在比较器，在分压电阻两端并联了两个电阻。采用这种方法，可以很大范围降低比较器输入端电压。从低压电流检测到低电压电流检测均将适用。此电路结构不仅适用于由分离元件构成的电路中，也适用于芯片中的电流检测。对于低压工艺的芯片，采用该技术可以检测高压电路中的电流。
-
公开(公告)号：CN105097921A
公开(公告)日：2015-11-25
申请号：CN201410216631.7
申请日：2014-05-22
Applicant: 上海北京大学微电子研究院
IPC: H01L29/78 , H01L21/336 , H01L29/10
Abstract: 本发明公开了SOI功率VDMOS场效应晶体管结构及其制造方法，所述VDMOS器件包括SOI衬底和外延层；位于外延层上方的栅极，所述栅极包括栅氧化层和多晶硅层；位于外延层内的阱区，以及位于阱区内的源区；位于所述栅极下方、外延层内的离子掺杂区；位于器件表面的绝缘应变层；位于绝缘应变层之上的层间介质，以及金属通孔。本发明中，通过所述离子掺杂区以增加栅极氧化层相对的外延层内耗尽层的宽度，降低所述栅极多晶硅层和所述漏极金属层间的电容值，提高VDMOS的开关速度；通过在器件表面覆盖一层绝缘应变层，由于该绝缘应变层与半导体材料的晶格不匹配，将在半导体表面引入应力，进而改变半导体表面的晶格常数，使得载流子迁移率增加，导通电阻降低。
-
公开(公告)号：CN113128166A
公开(公告)日：2021-07-16
申请号：CN201911392293.1
申请日：2019-12-30
Applicant: 海安集成电路技术创新中心 , 海安芯润集成电路科技有限公司 , 上海北京大学微电子研究院
IPC: G06F30/398 , G06F119/14 , G06F119/08
Abstract: 本发明公开了一种新型的包含考虑电子产品封装的电、热及力学特性的协同环境。与传统的电子产品设计，封装方法和流程相比，极大地降低了设计的复杂度，减小了产品设计周期，提高了一次性设计成功率。其特征在于在集总的设计平台上提供了对电子产品封装的电、热、力学特性的全面、准确以及可重构的设计参数和性能、功能预测。通过协同考虑封装、热及力学特性对产品性能的作用，在产品的设计阶段，可以根据设计成本、实现的复杂度等方面考虑从产品核心设计优化、封装优化、热优化、及力学设计优化来优化产品性能。这样一方面保证产品性能的低成本的实现，另外提供了多个设计的自由度，降低了实现性能的复杂度，最重要的是在产品设计阶段能准确评估产品性能的预期，减少了设计迭代。
-
Patent Agency Ranking
公开(公告)号：CN107545081A
公开(公告)日：2018-01-05
申请号：CN201610467274.0
申请日：2016-06-24
Applicant: 上海北京大学微电子研究院
IPC: G06F17/50
Abstract: 本发明提出一种在射频集成电路中广泛使用的螺旋电感的高精度等效集总参数模型及参数提取方法。其主要步骤包括：（1）片上螺旋电感的数学模型建立。建立精确的RF螺旋电感RLC集总参数模型，包含相关RF寄生效应如涡流效应、趋肤效应、衬底损耗等。（2）根据工艺库建立其物理模型，并对版图进行S参数的仿真。（3）采用模拟的S参数提取电感RLC集总参数模型里的元件参数。本发明的有益效果是，可将高频情况下的片上电感的各种寄生效应考虑到模型中，并通过数值仿真的S参数来提取元件参数从而建立高精度的电感集总参数模型，此模型可方便地进行放入SPICE等EDA软件中用来做电路的时序和频域仿真。
-
公开(公告)号：CN105097928A
公开(公告)日：2015-11-25
申请号：CN201410216651.4
申请日：2014-05-22
Applicant: 上海北京大学微电子研究院
Abstract: 本文公开了一种提高SOI器件击穿电压的器件新结构，其中主要包括埋层结构，埋氧层在源端和漏端成U型。利用U型埋氧层在大的漏端电压时正电荷不易被抽走提高击穿电压；源端U型介质埋氧层在漏端电压较大时保证击穿不会发生在p阱和漂移区形成的耗尽区，漏端U型介质埋层通过积累大量正电荷来提高击穿电压。
-
-
公开(公告)号：CN105095551A
公开(公告)日：2015-11-25
申请号：CN201410216649.7
申请日：2014-05-22
Applicant: 上海北京大学微电子研究院
IPC: G06F17/50
Abstract: 本发明提出了一种面向SOI工艺的供电电源电压的系统级优化方法，对基于SOI工艺的电路芯片在早期设计阶段进行考虑热效应的供电电源电压的优化设计，其主要步骤包括：芯片热模型的建立；芯片总功耗模型的建立；功耗关于和温度作为自变量的函数表达式；经由热模型建立与的自相关方程；建立温度意识的时延模型；定义有关时延与功耗的优化函数FOM；通过计算FOM的最小值从而求得的最优值。本发明的有益成果是，考虑了温度对SOI工艺下的芯片的功耗和电路性能的影响，在此基础上，对电源供电电压进行系统级的优化以最大化电路性能及最小化电路功耗。该优化方法的价值是尽可能早地以定量方式看到优化结果，以助于设计者的初期架构。
-
公开(公告)号：CN103258811A
公开(公告)日：2013-08-21
申请号：CN201110394946.7
申请日：2012-02-16
Applicant: 上海北京大学微电子研究院
IPC: H01L23/544 , G01R27/26 , G06F17/50
CPC classification number: H01L2924/0002 , H01L2924/00
Abstract: 本发明提出了一种基于raphael仿真和互连线测试结构的无SEM数据的ITF电容参数的提取结构和方法，以精确有效的提取ITF电容参数。该方法包含了五种电容的测量和仿真，在raphael仿真时逐渐改变部分ITF参数，并将仿真结果和实测值进行对比，取仿真值和实测值最小误差所对应的ITF参数作为有效值；该方法仅仅结合实测电容值和raphael仿真结果、并且不使用SEM数据。
-
-
-
-
-
-
-
-
-
Search Results
27
records
(took 0.03 seconds)
