-
公开(公告)号：CN1199248A
公开(公告)日：1998-11-18
申请号：CN98104394.1
申请日：1998-02-05
Applicant: 三菱电机株式会社
IPC: H01L29/78 , H01L27/108 , H01L27/04 , H01L21/336 , H01L21/82
CPC classification number: H01L27/11526 , H01L21/76218 , H01L21/8234 , H01L27/10873 , H01L27/10894 , H01L27/11546
Abstract: 提供一种半导体器件及其制造方法,既解决阈值和扩散层漏泄电流的权衡关系,又不必分几次形成栅极氧化膜。因N型沟道MOS晶体管T41～T43的栅极4A～4C中的氮的剂量各不相同,故氮导入区N1～N3的氮的浓度也各不相同,阈值要求越高,栅极中的氮的浓度越高,按照该顺序来构成。
-
公开(公告)号：CN1182962A
公开(公告)日：1998-05-27
申请号：CN97109797.6
申请日：1997-05-07
Applicant: 三菱电机株式会社
IPC: H01L29/786 , H01L21/336 , H01L27/11
CPC classification number: H01L29/78609 , H01L27/124 , H01L29/41733 , H01L29/458 , H01L29/66757 , H01L29/78618 , H01L29/78624 , H01L29/78639
Abstract: 提供一种能防止在具有连接导电类型不同的多晶硅层结构的薄膜晶体管中由于杂质扩散引起的不良后果的薄膜晶体管及其制造方法。用多晶硅在第2氧化膜4的表面上整体地形成漏极6、沟道7、源极8。漏极6通过到达衬垫层3(第2多晶半导体层)的上表面而形成的接触孔5连接在衬垫层3上。而且在位于接触孔5(开口部)的底部的衬垫层3上形成硼注入区BR。
-
公开(公告)号：CN1162912C
公开(公告)日：2004-08-18
申请号：CN97122260.6
申请日：1997-11-12
Applicant: 三菱电机株式会社
IPC: H01L27/105 , H01L27/108 , H01L29/78 , H01L21/82 , H01L21/336
CPC classification number: H01L27/11526 , H01L27/105 , H01L27/11546
Abstract: 本发明的目的在于，提供能消除阈值与扩散层泄漏的折衷关系、同时使栅氧化膜的形成无须分多次进行的半导体装置和制造方法。在N沟道型MOS晶体管T41～T43的栅电极4A～4C中，由于杂质剂量各自不同，所以杂质浓度也各不相同，在构成时使栅电极中的杂质浓度按预计的阈值较高的顺序依次减低。
-
公开(公告)号：CN1198595A
公开(公告)日：1998-11-11
申请号：CN98103876.X
申请日：1998-02-19
Applicant: 三菱电机株式会社
IPC: H01L29/78 , H01L21/336 , H01L27/04 , H01L21/82
CPC classification number: H01L27/11526 , H01L27/105 , H01L27/10873 , H01L27/10894 , H01L27/11546
Abstract: 提供在解决阈值和扩散层漏泄的折衷关系的同时没有必要分成几次形成栅氧化膜的半导体器件及其制造方法。栅电极4A～4C分别具备在栅氧化膜3的上部按顺序层叠的多晶硅层M1、WSi层L1、多晶硅层M1、WSi层L2、多晶硅层M1、WSi层L3,在栅电极4A～4C的下层的阱层101内分别形成沟道掺杂层103A～103C。
-
Patent Agency Ranking
公开(公告)号：CN1153302C
公开(公告)日：2004-06-09
申请号：CN97109797.6
申请日：1997-05-07
Applicant: 三菱电机株式会社
IPC: H01L29/786 , H01L21/336 , H01L27/11
CPC classification number: H01L29/78609 , H01L27/124 , H01L29/41733 , H01L29/458 , H01L29/66757 , H01L29/78618 , H01L29/78624 , H01L29/78639
Abstract: 提供一种能防止在具有连接导电类型不同的多晶硅层结构的薄膜晶体管中由于杂质扩散引起的不良后果的薄膜晶体管及其制造方法。用多晶硅在第2氧化膜4的表面上整体地形成漏极6、沟道7、源极8。漏极6通过到达衬垫层3(第2多晶半导体层)的上表面而形成的接触孔5连接在衬垫层3上。而且在位于接触孔5(开口部)的底部的衬垫层3上形成硼注入区BR。
-
公开(公告)号：CN1192586A
公开(公告)日：1998-09-09
申请号：CN97122260.6
申请日：1997-11-12
Applicant: 三菱电机株式会社
IPC: H01L27/105 , H01L27/108 , H01L29/78 , H01L21/82 , H01L21/336
CPC classification number: H01L27/11526 , H01L27/105 , H01L27/11546
Abstract: 本发明的目的在于,提供能消除阈值与扩散层泄漏的折衷关系、同时使栅氧化膜的形成无须分多次进行的半导体装置和制造方法。在N沟道型MOS晶体管T41～T43的栅电极4A～4C中,由于杂质剂量各自不同,所以杂质浓度也各不相同,在构成时使栅电极中的杂质浓度按预计的阈值较高的顺序依次减低。
-
公开(公告)号：CN100401527C
公开(公告)日：2008-07-09
申请号：CN98104394.1
申请日：1998-02-05
Applicant: 三菱电机株式会社
IPC: H01L29/78 , H01L27/108 , H01L27/04 , H01L21/336 , H01L21/82
CPC classification number: H01L27/11526 , H01L21/76218 , H01L21/8234 , H01L27/10873 , H01L27/10894 , H01L27/11546
Abstract: 提供一种半导体器件及其制造方法，既解决阈值和扩散层漏泄电流的权衡关系，又不必分几次形成栅极氧化膜。因N型沟道MOS晶体管T41～T43的栅极4A～4C中的氮的剂量各不相同，故氮导入区N1～N3的的氮的浓度也各不相同，阈值要求越高，栅极中的氮的浓度越高，按照该顺序来构成。
-
公开(公告)号：CN1118868C
公开(公告)日：2003-08-20
申请号：CN98105764.0
申请日：1998-03-23
Applicant: 三菱电机株式会社
IPC: H01L21/76
CPC classification number: H01L21/765
Abstract: 以提供解决了由场屏蔽(FS)绝缘层引起的器件的工作特性和可靠性降低的半导体器件作为第1目的，以提供防止了起因于制造过程而发生的栅氧化膜的破损的半导体器件作为第2目的，以提供防止了起因于FS电极的材料质量而发生的与栅电极的短路的半导体器件作为第3目的。通过在FS电极(5)的上表面上形成FS上部氮化膜(15)，在制造工序中，即使在局部几乎除去FS上部氧化膜(41)的情况下，也可防止FS电极(5)的上表面露出。
-
公开(公告)号：CN1204146A
公开(公告)日：1999-01-06
申请号：CN98105764.0
申请日：1998-03-23
Applicant: 三菱电机株式会社
IPC: H01L21/76
CPC classification number: H01L21/765
Abstract: 以提供解决了由FS绝缘层引起的器件的工作特性和可靠性降低的半导体器件作为第1目的,以提供防止了起因于制造过程而发生的栅氧化膜的破损的半导体器件作为第2目的,以提供防止了起因于FS电极的材料质量而发生的与栅电极的短路的半导体器件作为第3目的。通过在FS电极5的上表面上形成FS上部氮化膜15,在制造工序中,即使在局部几乎除去FS上部氧化膜41的情况下,也可防止FS电极5的上表面露出。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.022 seconds)
