-
公开(公告)号：CN101030005A
公开(公告)日：2007-09-05
申请号：CN200710085016.7
申请日：2007-02-28
Applicant: 三菱电机株式会社
CPC classification number: G02F1/133553 , G02F1/133345 , G02F1/13454 , G02F1/136286 , G02F2001/136231
Abstract: 本发明提供一种图像显示装置，其不仅在像素区域内的反射电极的下层形成用于附加电路等的信号线，而且还能够减少在反射电极的表面形成凹凸形状时的制造工序数。该图像显示装置中，在玻璃基板(14)上形成附加电路，并使钝化膜(4)成膜。进而在绝缘膜(2)成膜后，形成接触孔，使信号线(3)成膜，与附加电路连接。通过在图案形成信号线(3)及绝缘膜(2)之后形成有机绝缘膜(1)，从而能够依赖信号线(3)及绝缘膜(2)的台阶，在有机绝缘膜(1)的表面形成凹凸形状。通过在有机绝缘膜(1)上形成反射电极(10)，从而能够在反射电极(10)的表面也形成凹凸形状。即，不必实施用于形成有机绝缘膜(1)的表面凹凸形状的光刻法工序，能够降低制造成本。
-
公开(公告)号：CN101436569A
公开(公告)日：2009-05-20
申请号：CN200810173892.X
申请日：2008-11-13
Applicant: 三菱电机株式会社
IPC: H01L21/84 , H01L21/336 , H01L21/768 , H01L27/12 , H01L23/522 , G02F1/1362 , G02F1/1368
CPC classification number: H01L27/1288 , H01L27/1214
Abstract: 本发明的标题是“薄膜晶体管阵列基板的制造方法及显示装置”，其中包括如下工序：形成由第1导电膜(10)构成的图案；依次层叠栅绝缘膜(2)、半导体层(4)及光刻胶层；形成沿厚度方向具有台阶构造的光刻胶图案(41)；利用光刻胶图案(41)形成第1导电膜(10)的露出区及半导体层(4)的图案；在第1导电膜的露出区中形成由与第1导电膜(10)接触的第2导电膜(20)构成的图案；用上层膜覆盖第2导电膜(20)；以及在上述第2导电膜(20)的上层形成第3导电膜(30)。薄膜晶体管的栅电极(16)用第1导电膜(10)形成，源电极(25)及漏电极(26)用第2导电膜(20)形成，像素电极用第3导电膜(30)形成，第2导电膜(20)用上层膜覆盖。
-
公开(公告)号：CN1988164A
公开(公告)日：2007-06-27
申请号：CN200610170163.X
申请日：2006-12-22
Applicant: 三菱电机株式会社
IPC: H01L27/12 , H01L23/522 , H01L29/786 , H01L29/43 , H01L21/84 , H01L21/768 , H01L21/336 , H01L21/28
CPC classification number: H01L27/124 , H01L27/1255 , H01L29/41733 , H01L29/458
Abstract: 在TFT的层间绝缘膜的下层开设达到由较薄的多晶硅膜构成的源极区域或漏极区域的接触孔时，若穿透多晶硅膜，则在接触孔底部不会残留多晶硅膜，故连接电阻增大。此外，在保持电容的下部电极由多晶硅膜构成时，为了使该膜低电阻化，需要高掺杂量的掺杂工艺，故导致生产率显著降低。形成覆盖在衬底(1)上以岛状形成的多晶硅膜(3)的源极区域(3a)以及漏极区域(3b)的至少一部分的金属膜(4)之后，形成栅极绝缘膜(5)、栅电极(6)、层间绝缘膜(7)，在金属膜(4)的上部开设接触孔(8)。并且，在形成金属膜(4)时，延伸到保持电容的位置，由此，使金属膜(4)成为保持电容的下部电极。
-
公开(公告)号：CN101436569B
公开(公告)日：2012-03-28
申请号：CN200810173892.X
申请日：2008-11-13
Applicant: 三菱电机株式会社
IPC: H01L21/84 , H01L21/336 , H01L21/768 , H01L27/12 , H01L23/522 , G02F1/1362 , G02F1/1368
CPC classification number: H01L27/1288 , H01L27/1214
Abstract: 本发明的标题是“薄膜晶体管阵列基板的制造方法及显示装置”，其中包括如下工序：形成由第1导电膜(10)构成的图案；依次层叠栅绝缘膜(2)、半导体层(4)及光刻胶层；形成沿厚度方向具有台阶构造的光刻胶图案(41)；利用光刻胶图案(41)形成第1导电膜(10)的露出区及半导体层(4)的图案；在第1导电膜的露出区中形成由与第1导电膜(10)接触的第2导电膜(20)构成的图案；用上层膜覆盖第2导电膜(20)；以及在上述第2导电膜(20)的上层形成第3导电膜(30)。薄膜晶体管的栅电极(16)用第1导电膜(10)形成，源电极(25)及漏电极(26)用第2导电膜(20)形成，像素电极用第3导电膜(30)形成，第2导电膜(20)用上层膜覆盖。
-
公开(公告)号：CN100539165C
公开(公告)日：2009-09-09
申请号：CN200710137340.9
申请日：2007-07-20
Applicant: 三菱电机株式会社
CPC classification number: H01L27/12 , H01L29/42384 , H01L29/78612 , H01L29/78696
Abstract: 本发明提供一种不追加新的工序就能抑制亚阈值特性中的峰值特性的薄膜晶体管。一种具有第1导电类型的薄膜晶体管的薄膜晶体管基板，其包括：具有在源/漏区(31)间配置的第1导电类型的沟道区(32)的半导体层(3)、和隔着栅绝缘膜(5)在半导体层(3)的对面侧形成的栅电极(6)，在与沟道区(32)的沟道宽度方向的两端部(4)对应的栅电极(6)处具有开口部(61)，在与开口部(61)对应的沟道区(4)中，形成第1导电类型的杂质浓度比与栅电极(6)对应的沟道区高的高浓度杂质区。
-
Patent Agency Ranking
公开(公告)号：CN1187694A
公开(公告)日：1998-07-15
申请号：CN97116175.5
申请日：1997-08-08
Applicant: 三菱电机株式会社
Inventor： 伊藤康悦
IPC: H01L27/108 , H01L27/10 , H01L21/8242
Abstract: 在DRAM的存储单元等中,形成位线接触点和存储节点接触点,即使照相制版的叠合发生偏移,也不产生不良情况。在DRAM等的存储单元中,关于位线接触点,使用所谓自对准法形成贯通氮化膜的接触点,在存储节点接触点部分中,使用作为位线接触点的刻蚀阻挡层而淀积的氮化膜作为氮化膜的侧壁,以形成接触点。
-
公开(公告)号：CN100476556C
公开(公告)日：2009-04-08
申请号：CN200710085016.7
申请日：2007-02-28
Applicant: 三菱电机株式会社
CPC classification number: G02F1/133553 , G02F1/133345 , G02F1/13454 , G02F1/136286 , G02F2001/136231
Abstract: 本发明提供一种图像显示装置，其不仅在像素区域内的反射电极的下层形成用于附加电路等的信号线，而且还能够减少在反射电极的表面形成凹凸形状时的制造工序数。该图像显示装置中，在玻璃基板(14)上形成附加电路，并使钝化膜(4)成膜。进而在绝缘膜(2)成膜后，形成接触孔，使信号线(3)成膜，与附加电路连接。通过在图案形成信号线(3)及绝缘膜(2)之后形成有机绝缘膜(1)，从而能够依赖信号线(3)及绝缘膜(2)的台阶，在有机绝缘膜(1)的表面形成凹凸形状。通过在有机绝缘膜(1)上形成反射电极(10)，从而能够在反射电极(10)的表面也形成凹凸形状。即，不必实施用于形成有机绝缘膜(1)的表面凹凸形状的光刻法工序，能够降低制造成本。
-
公开(公告)号：CN101231940A
公开(公告)日：2008-07-30
申请号：CN200710199790.0
申请日：2007-11-14
Applicant: 三菱电机株式会社
IPC: H01L21/00 , H01L21/02 , H01L21/3213 , H01L21/768 , G03F7/00 , G02F1/1335 , G02F1/1362
Abstract: 本发明的目的在于提供可简便地获得所希望的形状的图案的多层薄膜图案和显示装置的制造方法。本发明的多层薄膜图案的制造方法具有：在衬底上形成金属膜(3)的步骤；在金属膜(3)上形成第2透明导电性膜(4)的步骤；在第2透明导电性膜(4)上形成抗蚀剂图案(5)的步骤；将抗蚀剂图案(5)作为掩模对第2透明导电性膜(4)进行蚀刻的步骤；采用有机溶剂或RELACS材料使抗蚀剂图案(5)变形以覆盖第2透明导电性膜(4)蚀刻后的端面的步骤；在第2透明导电性膜(4)的端面由抗蚀剂图案(5)覆盖的状态下对金属膜(3)进行蚀刻的步骤。
-
公开(公告)号：CN101110435A
公开(公告)日：2008-01-23
申请号：CN200710137340.9
申请日：2007-07-20
Applicant: 三菱电机株式会社
CPC classification number: H01L27/12 , H01L29/42384 , H01L29/78612 , H01L29/78696
Abstract: 本发明提供一种不追加新的工序就能抑制亚阈值特性中的峰值特性的薄膜晶体管。一种具有第1导电类型的薄膜晶体管的薄膜晶体管基板，其包括：具有在源/漏区(31)间配置的第1导电类型的沟道区(32)的半导体层(3)、和隔着栅绝缘膜(5)在半导体层(3)的对面侧形成的栅电极(6)，在与沟道区(32)的沟道宽度方向的两端部(4)对应的栅电极(6)处具有开口部(61)，在与开口部(61)对应的沟道区(4)中，形成第1导电类型的杂质浓度比与栅电极(6)对应的沟道区高的高浓度杂质区。
-
公开(公告)号：CN1913177A
公开(公告)日：2007-02-14
申请号：CN200610111036.2
申请日：2006-08-10
Applicant: 三菱电机株式会社
IPC: H01L29/786 , H01L21/336
CPC classification number: H01L29/78675 , H01L27/1296 , H01L29/78666
Abstract: 本发明提供一种这样的薄膜晶体管，在其岛状半导体层的侧壁部不发生因栅绝缘膜的台阶差被覆性差而产生的栅电极的断线的问题，且具备良好的电气特性。在绝缘性基板(1)的主面形成岛状的半导体层(2)。半导体层(2)的侧面相对绝缘性基板(1)大致垂直地形成。沿着半导体层(2)的侧壁形成绝缘膜(3)。并且绝缘膜(3)的截面形状倾斜地形成，使得从底部向顶部离半导体层(2)的侧壁的宽度变窄。通过绝缘膜(3)，可在半导体层(2)上被覆性良好地形成栅绝缘膜，因此不必担心栅电极(5)上发生断线。另外，沟道区(2a)上半导体层(2)的膜厚均匀，可得到稳定的晶体管特性。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.029 seconds)
