公开(公告)号：CN116419563A

公开(公告)日：2023-07-11

申请号：CN202211560023.9

申请日：2022-12-06

Applicant: 三星电子株式会社

Inventor： 李志银 ,  俞东昊 ,  黄德性 ,  金基珹 ,  徐承莹

IPC: H10B12/00

Abstract: 本公开涉及一种集成电路器件，包括：衬底，具有有源区；导电着落焊盘，在衬底上方的第一竖直高度处，并连接到有源区；电容器，包括在衬底上方的第二竖直高度处的下电极，第二竖直高度比第一竖直高度高；以及导电多功能插塞，包括：延伸着落焊盘部，在第三竖直高度处并接触导电着落焊盘，第三竖直高度在第一竖直高度和第二竖直高度之间；以及延伸下电极部，与延伸着落焊盘部一体连接，并接触下电极。电容器还包括介电层，该介电层覆盖下电极的表面和导电多功能插塞的延伸下电极部。

公开(公告)号：CN102122656B

公开(公告)日：2015-01-07

申请号：CN201010521278.5

申请日：2010-10-22

Applicant: 三星电子株式会社

Inventor： 尹在万 ,  洪亨善 ,  田光悦 ,  吉田诚 ,  黄德性 ,  李哲

IPC: H01L27/02 ,  H01L29/06 ,  H01L29/78 ,  H01L27/10 ,  H01L27/108

CPC classification number: H01L27/10897 ,  H01L27/105 ,  H01L27/10823 ,  H01L27/10876 ,  H01L27/10894 ,  H01L29/0657 ,  H01L29/42356 ,  H01L29/66666 ,  H01L29/7827

Abstract: 本发明提供了一种竖直型集成电路器件和存储器件。该竖直型集成电路器件包括衬底以及从该衬底竖直地突出的柱。柱包括其中的下杂质区和上杂质区以及在两者之间的竖直沟道区。柱的其中包括下杂质区的部分包括从该柱横向地延伸的台面。器件还包括第一导电线和第二导电线，第一导电线在柱的第一侧壁上延伸并电接触下杂质区，第二导电线在柱的邻近竖直沟道区的第二侧壁上延伸。第二导电线在垂直于第一导电线的方向上延伸并与台面间隔开。还论述了相关器件及其制造方法。

公开(公告)号：CN116017974A

公开(公告)日：2023-04-25

申请号：CN202211205444.X

申请日：2022-09-29

Applicant: 三星电子株式会社

Inventor： 俞东昊 ,  李志银 ,  黄德性 ,  金基珹 ,  徐承莹

IPC: H10B12/00

Abstract: 一种半导体器件可以包括：位线结构，在衬底上；接触插塞结构，在衬底上位于位线结构之间；以及电容器，电连接到接触插塞结构。接触插塞结构可以包括依次堆叠的第一接触插塞、第二接触插塞和第三接触插塞。第二接触插塞的上表面包括上凹部。第三接触插塞可以填充上凹部，并且可以在上凹部上方突出。第三接触插塞的上表面可以高于位线结构的顶表面。

公开(公告)号：CN102122656A

公开(公告)日：2011-07-13

申请号：CN201010521278.5

申请日：2010-10-22

Applicant: 三星电子株式会社

Inventor： 尹在万 ,  洪亨善 ,  田光悦 ,  吉田诚 ,  黄德性 ,  李哲

IPC: H01L27/02 ,  H01L29/06 ,  H01L29/78 ,  H01L27/10 ,  H01L27/108

CPC classification number: H01L27/10897 ,  H01L27/105 ,  H01L27/10823 ,  H01L27/10876 ,  H01L27/10894 ,  H01L29/0657 ,  H01L29/42356 ,  H01L29/66666 ,  H01L29/7827

Abstract: 本发明提供了一种竖直型集成电路器件和存储器件。该竖直型集成电路器件包括衬底以及从该衬底竖直地突出的柱。柱包括其中的下杂质区和上杂质区以及在两者之间的竖直沟道区。柱的其中包括下杂质区的部分包括从该柱横向地延伸的台面。器件还包括第一导电线和第二导电线，第一导电线在柱的第一侧壁上延伸并电接触下杂质区，第二导电线在柱的邻近竖直沟道区的第二侧壁上延伸。第二导电线在垂直于第一导电线的方向上延伸并与台面间隔开。还论述了相关器件及其制造方法。

公开(公告)号：CN117596864A

公开(公告)日：2024-02-23

申请号：CN202310752892.X

申请日：2023-06-21

Applicant: 三星电子株式会社

Inventor： 金圭旻 ,  宋泰龙 ,  安在荣 ,  李志银 ,  黄德性 ,  权睿珍

IPC: H10B12/00

Abstract: 一种半导体器件，可以包括：位线结构，在衬底上沿一个方向延伸；绝缘结构，在位线结构之间并且彼此间隔开；以及着接焊盘结构，在位线结构和绝缘结构之间的每个开口中。着接焊盘结构可以包括填充开口的一部分的第一阻挡金属图案、在第一阻挡金属图案上沿着开口的表面轮廓的第二阻挡金属图案、以及在第二阻挡金属图案上的第一金属图案。第二阻挡金属图案可以具有在与开口相邻的位线结构上的端部。第一金属图案的上表面可以比位线结构的上表面高。第一阻挡金属图案的最上表面低于第一金属图案的最下表面。

公开(公告)号：CN114597191A

公开(公告)日：2022-06-07

申请号：CN202110755874.8

申请日：2021-07-05

Applicant: 三星电子株式会社

Inventor： 崔祐荣 ,  裵熊辉 ,  裵珍宇 ,  尹彩璘 ,  韩成熙 ,  许先佑 ,  黄德性

IPC: H01L23/522 ,  H01L23/50 ,  H01L23/528

Abstract: 提供了一种半导体装置。所述半导体装置包括设置在基底上的第一位线。设置掩埋接触件，掩埋接触件设置在第一位线之间并且连接到基底。接合垫设置在掩埋接触件上。第二位线设置在基底的外围区域上。第二位线的上表面和接合垫的上表面彼此共面。第一绝缘图案设置在第二位线之间。第二绝缘图案设置在接合垫之间。设置连接到接合垫的单元电容器。第一绝缘图案包括与第二绝缘图案的至少一个绝缘层不同的绝缘层。

公开(公告)号：CN102129980A

公开(公告)日：2011-07-20

申请号：CN201010614988.2

申请日：2010-12-30

Applicant: 三星电子株式会社

Inventor： 金奉秀 ,  李哲 ,  黄德性 ,  安相彬

IPC: H01L21/28 ,  H01L21/336 ,  H01L29/423 ,  H01L29/78

Abstract: 本发明提供具有掩埋栅极电极的半导体器件及其形成方法。多晶半导体层形成在衬底的单元有源区和周边有源区上。在形成多晶半导体层之后，掩埋栅极电极形成在单元有源区中的衬底中且在多晶半导体层之下的层面。在形成掩埋栅极电极之后，栅极电极由多晶半导体层形成在周边有源区中的衬底上。