-
公开(公告)号：CN110896456A
公开(公告)日：2020-03-20
申请号：CN201910806744.5
申请日：2019-08-29
Applicant: 三星电子株式会社
Abstract: 公开了图像传感器以及包括其的电子装置。一种图像传感器，像素阵列和存储器单元阵列被合并在所述图像传感器中，所述图像传感器包括：第一半导体芯片，在同一半导体芯片中包括像素阵列和存储器单元阵列；以及第二半导体芯片，在竖直方向上与第一半导体芯片重叠。第二半导体芯片包括：第一逻辑电路，控制像素阵列，模数转换器(ADC)电路，将从在第一逻辑电路的控制下的像素阵列输出的模拟信号转换为数字信号，以及第二逻辑电路，将从ADC电路输出的基于数字信号的数据存储到第一半导体芯片的存储器单元阵列。
-
公开(公告)号：CN103367401B
公开(公告)日：2017-08-25
申请号：CN201310108221.6
申请日：2013-03-29
Applicant: 三星电子株式会社
IPC: H01L29/10 , H01L29/423
CPC classification number: H01L29/7827 , H01L27/04 , H01L29/41766 , H01L29/4236 , H01L29/78 , H01L29/785
Abstract: 本发明提供了晶体管、半导体器件以及半导体模块，具体提供了一种包括埋设的单元阵列晶体管的半导体器件和包括该半导体器件的电子器件。所述半导体器件包括衬底中的场区，并且场区限定了有源区。第一源极/漏极区和第二源极/漏极区处于有源区中。栅极沟槽处于第一源极/漏极区和第二源极/漏极区之间，并且处于有源区和场区中。栅极结构处于栅极沟槽内。栅极结构包括栅极电极、栅极电极上的绝缘栅极加盖图案、栅极电极与有源区之间的栅极电介质以及绝缘栅极加盖图案与有源区之间的含金属绝缘材料层。
-
公开(公告)号：CN108695327B
公开(公告)日：2023-09-12
申请号：CN201810326639.7
申请日：2018-04-12
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 提供了一种半导体器件及制造其的方法。具有衬底的半导体器件可以包括下半导体层、在下半导体层上的上半导体层、以及在下半导体层与上半导体层之间的掩埋绝缘层。第一沟槽可以在上半导体层中，具有在掩埋绝缘层之上的最下表面，凹入第一沟槽中的第一导电图案。第二沟槽可以在下半导体层、掩埋绝缘层和上半导体层中。第二导电图案可以在第二沟槽中，并且第一源极/漏极区可以在第一导电图案与第二导电图案之间的上半导体层中。
-
公开(公告)号：CN109285831A
公开(公告)日：2019-01-29
申请号：CN201810691775.6
申请日：2018-06-28
Applicant: 三星电子株式会社
IPC: H01L27/02 , H01L27/108 , H01L45/00
Abstract: 一种半导体装置包括：设置在衬底上的第一存储器部、第一外围电路部和第二外围电路部；位于所述第二外围电路部上的第二存储器部；以及位于所述第二外围电路部和所述第二存储器部之间的布线部，其中，所述第一存储器部包括多个第一存储单元，每个所述第一存储单元包括单元晶体管和连接到所述单元晶体管的电容器，所述第二存储器部包括多个第二存储单元，每个所述第二存储单元包括彼此串联连接的可变电阻元件和选择元件，并且所述布线部包括多个线图案，至少一个所述线图案和至少一个所述电容器位于距离所述衬底相同的水平高度处，其中，所述第二存储单元距离所述衬底比所述的至少一个所述电容器高。
-
公开(公告)号：CN108711571B
公开(公告)日：2023-09-05
申请号：CN201810281544.8
申请日：2018-04-02
Applicant: 三星电子株式会社
Abstract: 一种半导体器件包括：第一有源区域和第二有源区域，第一有源区域和第二有源区域在衬底上在第一方向上延伸并且在交叉第一方向的第二方向上彼此间隔开，其中第一有源区域和第二有源区域在第二方向上彼此重叠；第三有源区域，其在衬底上在第一方向上延伸并且在第二方向上与第一有源区域间隔开。第一有源区域在第二方向上定位在第二有源区域与第三有源区之间。第一有源区域和第三有源区域在第二方向上部分地重叠，并且器件隔离膜被构造为限定第一有源区域至第三有源区域。
-
Patent Agency Ranking
公开(公告)号：CN110896456B
公开(公告)日：2022-03-18
申请号：CN201910806744.5
申请日：2019-08-29
Applicant: 三星电子株式会社
Abstract: 公开了图像传感器以及包括其的电子装置。一种图像传感器，像素阵列和存储器单元阵列被合并在所述图像传感器中，所述图像传感器包括：第一半导体芯片，在同一半导体芯片中包括像素阵列和存储器单元阵列；以及第二半导体芯片，在竖直方向上与第一半导体芯片重叠。第二半导体芯片包括：第一逻辑电路，控制像素阵列，模数转换器(ADC)电路，将从在第一逻辑电路的控制下的像素阵列输出的模拟信号转换为数字信号，以及第二逻辑电路，将从ADC电路输出的基于数字信号的数据存储到第一半导体芯片的存储器单元阵列。
-
公开(公告)号：CN1518066A
公开(公告)日：2004-08-04
申请号：CN200310102628.4
申请日：2003-10-27
Applicant: 三星电子株式会社
IPC: H01L21/28 , H01L21/8242
CPC classification number: H01L27/10852 , H01L27/10817 , H01L27/10885 , H01L28/91
Abstract: 为了形成半导体器件电容器的底电极，在衬底上形成具有第一接触孔的第一绝缘层图形，在接触孔中形成用于底电极的接触栓塞。在第一绝缘层图形和接触栓塞上形成第二绝缘层。第二绝缘层具有第二刻蚀速率，第二刻蚀速率高于第一绝缘层图形的第一刻蚀速率。刻蚀第二绝缘层以形成具有第二接触孔的第二绝缘层图形，第二接触孔露出接触栓塞。在第二接触孔的侧壁上和底部正面上形成导电薄膜。根据第一刻蚀速率和第二刻蚀速率之间的差值，减小邻近接触栓塞的第一绝缘层图形的刻蚀。
-
公开(公告)号：CN109256377B
公开(公告)日：2023-10-17
申请号：CN201810769672.7
申请日：2018-07-13
Applicant: 三星电子株式会社
Abstract: 一种半导体器件包括：设置在衬底上的第一存储部分、第一周边电路部分和第二周边电路部分；以及堆叠在第二周边电路部分上的第二存储部分和布线部分，其中第一存储部分包括多个第一存储单元，第一存储单元的每个包括单元晶体管和连接到单元晶体管的电容器，第二存储部分包括多个第二存储单元，第二存储单元的每个包括彼此串联联接的可变电阻元件和选择元件，布线部分包括多个线图案，其中线图案和第二存储单元相对于衬底高于电容器。
-
公开(公告)号：CN109285857B
公开(公告)日：2023-06-20
申请号：CN201810691309.8
申请日：2018-06-28
Applicant: 三星电子株式会社
Abstract: 一种半导体装置包括：彼此紧挨着地设置在衬底上的第一存储器部、第一外围电路部和第二外围电路部；以及与所述第一存储器部横向地隔开的第二存储器部，所述第二外围电路部和所述第二存储器部彼此紧挨着地设置在所述衬底上，其中，所述第一存储器部包括多个第一存储单元，每个所述第一存储单元包括单元晶体管和连接到所述单元晶体管的电容器，所述第二存储器部包括多个第二存储单元，每个所述第二存储单元包括彼此串联连接的可变电阻元件和选择元件，其中，所述第二存储单元距离所述衬底比每个所述电容器高。
-
公开(公告)号：CN107256889B
公开(公告)日：2021-05-18
申请号：CN201710696917.3
申请日：2013-03-29
Applicant: 三星电子株式会社
IPC: H01L29/417 , H01L29/423 , H01L29/78
Abstract: 本发明提供了晶体管、半导体器件以及半导体模块，具体提供了一种包括埋设的单元阵列晶体管的半导体器件和包括该半导体器件的电子器件。所述半导体器件包括衬底中的场区，并且场区限定了有源区。第一源极/漏极区和第二源极/漏极区处于有源区中。栅极沟槽处于第一源极/漏极区和第二源极/漏极区之间，并且处于有源区和场区中。栅极结构处于栅极沟槽内。栅极结构包括栅极电极、栅极电极上的绝缘栅极加盖图案、栅极电极与有源区之间的栅极电介质以及绝缘栅极加盖图案与有源区之间的含金属绝缘材料层。
-
-
-
-
-
-
-
-
-
Search Results
18
records
(took 0.026 seconds)
