公开(公告)号：CN101119113A

公开(公告)日：2008-02-06

申请号：CN200710100913.0

申请日：2007-04-28

Applicant: 三星电子株式会社

Inventor： 崔钟贤 ,  李圭澯 ,  林成旼 ,  申东学

IPC: H03K19/0175 ,  G11C8/08

CPC classification number: H03K19/018521 ,  G11C11/4074 ,  G11C11/4076 ,  G11C11/4087 ,  H03K19/0016 ,  H03K19/00315

Abstract: 一种用于集成电路设备的驱动电路，包括具有栅极端、源极端和体式基底端的晶体管。源极端连接到体式基底端。上拉电路连接在电源节点和源极端之间。上拉电路被配置为响应于控制信号，提高晶体管源极端和体式基底端的电压。

公开(公告)号：CN120015079A

公开(公告)日：2025-05-16

申请号：CN202411565518.X

申请日：2024-11-05

Applicant: 三星电子株式会社

Inventor： 李昌永 ,  朴哲权 ,  申东学

IPC: G11C11/34

Abstract: 提供了一种半导体存储器装置。该半导体存储器装置包括：第一芯片，其包括单元区域和剩余区域，单元区域包括多个存储器单元；以及第二芯片，其包括对应于单元区域的核心区域和对应于剩余区域的外围区域，第一芯片和第二芯片沿着竖直方向重叠。核心电路设置在第二芯片的核心区域中，并且外围电路设置在第二芯片的外围区域中。核心电路和外围电路被配置为控制多个存储器单元的操作，并且连接至第二芯片的外围电路的无源元件设置在第一芯片的剩余区域中。

公开(公告)号：CN117711459A

公开(公告)日：2024-03-15

申请号：CN202310989356.1

申请日：2023-08-08

Applicant: 三星电子株式会社

Inventor： 赵诚珍 ,  姜奎彰 ,  朴乾雨 ,  申东学

IPC: G11C11/408 ,  G11C11/418

Abstract: 提供一种半导体装置。所述半导体装置包括：存储器单元阵列，包括电连接到多条字线和多条位线的多个存储器单元；字线驱动电路，包括电连接到所述多条字线的多个子字线解码器；以及控制逻辑，被构造为确定所述多条字线之中的被选择的字线和未选择的字线，并且被构造为控制所述字线驱动电路，使得所述未选择的字线中的与所述被选择的字线相邻的至少一条字线在所述被选择的字线的电压返回到初始电平的时间段中的至少一部分时间段期间被浮置。

公开(公告)号：CN117316207A

公开(公告)日：2023-12-29

申请号：CN202310265448.5

申请日：2023-03-13

Applicant: 三星电子株式会社

Inventor： 李昌永 ,  姜奎彰 ,  申东学 ,  尹炫喆

IPC: G11C7/06 ,  G11C7/10 ,  G11C7/12

Abstract: 在感测放大器电路中，第一晶体管电连接在第一位线和第一节点之间，第一反相器包括连接至第一节点的第一输入端子和第一输出端子，并且第二反相器包括连接至第二节点的第二输入端子和第二输出端子。第二晶体管电连接在第一输出端子和第二节点之间，并且第三晶体管电连接在第二输出端子和第一节点之间。预充电电路在第一时间段期间将第一电压传输至第一节点和第二节点，并在第二时间段期间将高于第一电压的第二电压传输至第一节点和第二节点。