用于在非易失性存储器件中设置凹陷沟道的制造方法和结构

    公开(公告)号:CN1959960A

    公开(公告)日:2007-05-09

    申请号:CN200610143280.7

    申请日:2006-11-01

    Abstract: 一种非易失性存储器件的制造方法,包括制备包括单元阵列区的半导体衬底。该方法还包括通过刻蚀该半导体衬底,在单元阵列中形成凹陷区。该方法包括,至少刻蚀部分该半导体衬底和形成不同深度的第一和第二沟槽,该半导体衬底部分地包括凹陷区,该第一和第二沟槽交叉该凹陷区以及互相连接。该方法包括,通过在第一和第二沟槽中填充绝缘材料,形成具有粗糙底部并限定有源区的器件隔离层。该方法包括,在包括凹陷区的有源区的半导体衬底上形成栅绝缘层,以及在该栅绝缘层上形成栅极结构,以填充该凹陷区,该栅极结构包括浮栅、栅间绝缘图形以及控制栅。

    包括在有源鳍之间的突出绝缘部分的半导体器件

    公开(公告)号:CN108428734B

    公开(公告)日:2022-01-25

    申请号:CN201810224652.1

    申请日:2013-11-29

    Abstract: 一种半导体器件可以包括:场绝缘层,其包括具有在第一和第二正交方向上延伸的平面主表面的第一区域以及垂直地设置在主表面上的第二区域,第二区域的顶表面离主表面具有特定距离;第一多沟道有源鳍和第二多沟道有源鳍,其在场绝缘层上延伸,第一多沟道有源鳍和第二多沟道有源鳍由场绝缘层的相对于第一多沟道有源鳍和第二多沟道有源鳍正交地延伸的第二区域分离;设置在第一多沟道有源鳍上的第一栅极以及设置在第二多沟道有源鳍上的第二栅极;以及设置在场绝缘层的第二区域与第一栅极之间的第一外延源/漏区以及设置在场绝缘层的第二区域与第二栅极之间的第二外延源/漏区。

    具有3D沟道的半导体器件及其制造方法

    公开(公告)号:CN107248503B

    公开(公告)日:2020-11-10

    申请号:CN201710212763.6

    申请日:2014-02-20

    Abstract: 本发明提供一种半导体器件,其包括具有在第一方向上纵向对准的第一鳍、第二鳍和第三鳍的基板。第一沟槽在第一鳍和第二鳍之间延伸,第二沟槽在第二鳍和第三鳍之间延伸。场绝缘材料的第一部分设置在第一沟槽中,场绝缘材料的第二部分设置在第二沟槽中。场绝缘材料的第二部分的上表面在第二沟槽中在第二鳍和第三鳍的最上表面下面的水平处凹进。第一虚设栅极设置在场绝缘材料的第一部分的上表面上,第二虚设栅极至少部分地延伸到第二沟槽中至场绝缘材料的第二部分的上表面。

    具有3D沟道的半导体器件及其制造方法

    公开(公告)号:CN104425493B

    公开(公告)日:2019-01-04

    申请号:CN201410058492.X

    申请日:2014-02-20

    Abstract: 本发明提供一种半导体器件,其包括具有在第一方向上纵向对准的第一鳍、第二鳍和第三鳍的基板。第一沟槽在第一鳍和第二鳍之间延伸,第二沟槽在第二鳍和第三鳍之间延伸。场绝缘材料的第一部分设置在第一沟槽中,场绝缘材料的第二部分设置在第二沟槽中。场绝缘材料的第二部分的上表面在第二沟槽中在第二鳍和第三鳍的最上表面下面的水平处凹进。第一虚设栅极设置在场绝缘材料的第一部分的上表面上,第二虚设栅极至少部分地延伸到第二沟槽中至场绝缘材料的第二部分的上表面。

Patent Agency Ranking