集成电路器件
    1.
    发明公开
    集成电路器件 审中-公开

    公开(公告)号:CN118263251A

    公开(公告)日:2024-06-28

    申请号:CN202311623101.X

    申请日:2023-11-30

    Abstract: 一种集成电路器件,包括:在第一方向上延伸的下绝缘线;在下绝缘线上方的多个下沟道线;分别在下绝缘线的相对侧和下沟道线之一的相对侧上的第一下栅极线和第二下栅极线;围绕下沟道线之一的上表面和下表面延伸并将第一下栅极线和第二下栅极线彼此连接的第三下栅极线;布置在下绝缘线下方并与第一下栅极线和第二下栅极线接触的外栅极线;在每个下沟道线的上表面上方的上绝缘线;在上绝缘线上方的多个上沟道线;以及围绕上沟道线之一延伸的上栅极线。

    三维半导体器件
    2.
    发明公开

    公开(公告)号:CN119629995A

    公开(公告)日:2025-03-14

    申请号:CN202410898008.8

    申请日:2024-07-05

    Abstract: 一种三维半导体器件包括:第一有源区,包括下沟道图案和下源极/漏极图案,下沟道图案包括在第一方向上堆叠并且彼此间隔开的多个下半导体图案,下半导体图案包括第一半导体图案;堆叠在第一有源区上的第二有源区,包括上沟道图案和上源极/漏极图案;在下沟道图案上的下栅电极;以及在第一半导体图案下方的下绝缘图案。下栅电极包括与下绝缘图案的第一侧壁相邻并且在第一方向上从下栅电极的上表面延伸到底表面的第一部分、与下绝缘图案的第二侧壁相邻并且在第一方向上从下栅电极的上表面延伸到底表面的第二部分、以及与下绝缘图案的底表面接触并且在第二方向上从第一部分延伸到第二部分的第三部分。

    半导体器件
    3.
    发明公开
    半导体器件 审中-公开

    公开(公告)号:CN119562589A

    公开(公告)日:2025-03-04

    申请号:CN202410662505.8

    申请日:2024-05-27

    Abstract: 一种半导体器件,包括:下图案,在第一方向上延伸;第一沟道图案,在下图案上并且包括多个第一片状图案;下图案上的第二沟道图案,包括多个第二片状图案并且与第一沟道图案间隔开;第一栅结构,围绕第一片状图案延伸,并且包括第一栅电极和第一栅绝缘膜;第二栅结构,围绕第二片状图案延伸,并且包括第二栅电极和第二栅绝缘膜;第一栅封盖图案;以及第二栅封盖图案。第一片状图案的数量不同于第二片状图案的数量,并且第一栅封盖图案的厚度不同于第二栅封盖图案的厚度。

    集成电路器件
    4.
    发明公开
    集成电路器件 审中-公开

    公开(公告)号:CN119730366A

    公开(公告)日:2025-03-28

    申请号:CN202410797263.3

    申请日:2024-06-20

    Abstract: 公开了集成电路器件。所述集成电路器件包括:第一鳍和第二鳍,在基底的第一区域上在第一水平方向上延伸;第三鳍和第四鳍,在基底的第二区域上在第一水平方向上延伸;连接栅极线,至少部分地围绕第一沟道区域和第二沟道区域;以及分离栅极线,包括第一分离部分和第二分离部分,第一分离部分至少部分地围绕第三沟道区域,第二分离部分至少部分地围绕第四沟道区域,其中,分离栅极线的顶表面的最上部分在第一竖直高度处,并且连接栅极线的顶表面的最上部分在比第一竖直高度高的第二竖直高度处。

    半导体器件及其制造方法
    5.
    发明公开

    公开(公告)号:CN118943143A

    公开(公告)日:2024-11-12

    申请号:CN202311726035.9

    申请日:2023-12-14

    Abstract: 一种半导体器件包括:衬底,包括由沟槽限定的有源图案;器件隔离层,在沟槽中;第一源/漏图案和第二源/漏图案,在有源图案上;分隔壁,在第一源/漏图案和第二源/漏图案之间;挡板结构和栅极切割图案,在器件隔离层上;以及栅极间隔物,在栅极切割图案的侧表面上。第一源/漏图案在分隔壁和挡板结构之间的凹陷中,并且栅极间隔物的下部介于挡板结构和栅极切割图案之间。栅极间隔物的下部的第一厚度与栅极间隔物的上部的第二厚度不同。

    半导体装置
    6.
    发明公开
    半导体装置 审中-公开

    公开(公告)号:CN118825019A

    公开(公告)日:2024-10-22

    申请号:CN202410228883.5

    申请日:2024-02-29

    Abstract: 一种半导体装置,包括:衬底,其包括有源图案;第一源极/漏极图案和第二源极/漏极图案,其与有源图案重叠;分离绝缘层,其在第一源极/漏极图案和第二源极/漏极图案之间;以及第一栅电极和第二栅电极,第一栅电极和第二栅电极通过分离绝缘层插置在其间而彼此间隔开。分离绝缘层的顶表面的水平高度高于第一栅电极的顶表面的水平高度和第二栅电极的顶表面的水平高度。

    堆叠集成电路器件
    7.
    发明公开

    公开(公告)号:CN119730367A

    公开(公告)日:2025-03-28

    申请号:CN202410828022.0

    申请日:2024-06-25

    Abstract: 提供一种集成电路器件,包括:基底衬底层;片状分离壁,在基底衬底层上沿第一水平方向延伸;一对纳米片堆叠结构,包括介于其间的片状分离壁并且在第二水平方向上彼此分开,第二水平方向不同于第一水平方向,该对纳米片堆叠结构各自包括多个纳米片;多个包覆图案,在该对纳米片堆叠结构中的每一个纳米片堆叠结构中包括的多个纳米片中的每一个纳米片的第一端与片状分离壁之间;以及一对栅电极,在该对纳米片堆叠结构上沿第二水平方向延伸。

    半导体器件
    8.
    发明公开
    半导体器件 审中-公开

    公开(公告)号:CN119653854A

    公开(公告)日:2025-03-18

    申请号:CN202411220743.X

    申请日:2024-09-02

    Abstract: 一种半导体器件包括:衬底;下沟道层,在垂直于衬底的上表面的竖直方向上彼此间隔开,并且沿第一方向延伸;上沟道层,分别在下沟道层上,并且在竖直方向上彼此间隔开;中间介电隔离结构,在下沟道层之中的最上面的下沟道层与上沟道层之中的最下面的上沟道层之间;下栅极结构,在下沟道层上;上栅极结构,在上沟道层上且在下栅极结构上,并且沿垂直于第一方向的第二方向延伸;栅极隔离绝缘层,在下栅极结构与上栅极结构之间,与中间介电隔离结构的侧表面接触,并且围绕下栅极结构延伸。

    半导体器件以及制造该半导体器件的方法

    公开(公告)号:CN119230595A

    公开(公告)日:2024-12-31

    申请号:CN202410486931.0

    申请日:2024-04-22

    Abstract: 一种半导体器件,包括:第一沟道分离结构和第二沟道分离结构,沿第一方向延伸,并且在第二方向彼此间隔开;第一栅极结构,在第一沟道分离结构与第二沟道分离结构之间在第一方向上彼此间隔开,与第一沟道分离结构和第二沟道分离结构接触;第一沟道图案和第二沟道图案,分别包括第一片状图案和第二片状图案,第一和第二片状图案在第三方向上彼此间隔开,与对应的第一和第二沟道分离结构接触;第一源/漏图案和第二源/漏图案,在第一沟道分离结构与第二沟道分离结构之间,第一源/漏图案与第一沟道图案和第一沟道分离结构接触,第二源/漏图案与第二沟道图案和第二沟道分离结构接触;第一栅极分离结构,在第一源/漏图案与第二源/漏图案之间。

    堆叠式集成电路器件
    10.
    发明公开

    公开(公告)号:CN118486691A

    公开(公告)日:2024-08-13

    申请号:CN202410172884.2

    申请日:2024-02-06

    Abstract: 一种堆叠式集成电路器件,包括:下有源区;下栅极图案,围绕下有源区;下介电层,在下有源区与下栅极图案之间;中间绝缘层,在下有源区上;上有源区,在中间绝缘层上;上栅极图案,围绕上有源区并且覆盖下栅极图案;以及上介电层,在上有源区与上栅极图案之间,其中,下栅极图案的上表面在竖直方向上位于比中间绝缘层的上表面低的位置,并且下栅极图案围绕中间绝缘层的侧表面的至少一部分。

Patent Agency Ranking