公开(公告)号：CN109494227B

公开(公告)日：2023-08-11

申请号：CN201811040526.7

申请日：2018-09-06

Applicant: 三星电子株式会社

Inventor： 金成吉 ,  李相受 ,  金智美 ,  金泓奭 ,  卢镇台 ,  崔至薰 ,  安宰永 ,  李商勋

IPC: H10B41/27

Abstract: 一种半导体存储器件，具有：多个栅极，竖直地堆叠在衬底的顶表面上；竖直沟道，填充竖直延伸穿过多个栅极的竖直孔；以及存储层，在竖直孔中并围绕竖直沟道。竖直沟道包括填充衬底顶部中的凹陷部的部分的支架形下部和沿竖直孔竖直延伸并连接到下沟道的上部。竖直沟道的下部和上部之间的界面的至少一端被设置在不高于衬底的顶表面的高度处。

公开(公告)号：CN112151552A

公开(公告)日：2020-12-29

申请号：CN202010545433.0

申请日：2020-06-15

Applicant: 三星电子株式会社

Inventor： 金成吉 ,  金智美 ,  金东谦 ,  金成珍 ,  金廷奂 ,  金赞炯 ,  崔至薰

IPC: H01L27/11524 ,  H01L27/11556 ,  H01L27/1157 ,  H01L27/11582

Abstract: 一种垂直半导体装置，可以包括堆叠结构、沟道结构和下部连接结构。堆叠结构可以包括交替重复堆叠的绝缘层和栅电极。堆叠结构可以与衬底的上表面间隔开。沟道结构可以包括电荷存储结构和沟道。沟道结构可以穿过堆叠结构。下部连接结构可以形成在衬底上。下部连接结构可以与沟道和衬底电连接。下部连接结构的侧壁可以包括突出部，该突出部设置在从衬底的上表面开始的所述侧壁在竖直方向上的中心部分处。该垂直半导体装置可以具有高可靠性。

公开(公告)号：CN110010613A

公开(公告)日：2019-07-12

申请号：CN201811493187.8

申请日：2018-12-07

Applicant: 三星电子株式会社

Inventor： 崔至薰 ,  金东谦 ,  金成吉 ,  金智美 ,  李相受 ,  洪慧垠

IPC: H01L27/11556

Abstract: 一种三维半导体存储器件，包括：电极结构，其包括垂直堆叠在半导体层上的电极；垂直半导体图案，其穿透电极结构并连接到半导体层；以及垂直绝缘图案，其在电极结构与垂直半导体图案之间。垂直绝缘图案包括在电极结构的侧壁上的侧壁部分以及沿着半导体层的顶表面的一部分从侧壁部分延伸的突起。垂直半导体图案包括：垂直沟道部分，其具有第一厚度并沿着垂直绝缘图案的侧壁部分延伸；以及接触部分，其从垂直沟道部分延伸并沿着垂直绝缘图案的突起和半导体层的顶表面共形地延伸。接触部分具有大于第一厚度的第二厚度。

公开(公告)号：CN110010613B

公开(公告)日：2023-12-19

申请号：CN201811493187.8

申请日：2018-12-07

Applicant: 三星电子株式会社

Inventor： 崔至薰 ,  金东谦 ,  金成吉 ,  金智美 ,  李相受 ,  洪慧垠

IPC: H10B41/27

Abstract: 一种三维半导体存储器件，包括：电极结构，其包括垂直堆叠在半导体层上的电极；垂直半导体图案，其穿透电极结构并连接到半导体层；以及垂直绝缘图案，其在电极结构与垂直半导体图案之间。垂直绝缘图案包括在电极结构的侧壁上的侧壁部分以及沿着半导体层的顶表面的一部分从侧壁部分延伸的突起。垂直半导体图案包括：垂直沟道部分，其具有第一厚度并沿着垂直绝缘图案的侧壁部分延伸；以及接触部分，其从垂直沟道部分延伸并沿着垂直绝缘图案的突起和半导体层的顶表面共形地延伸。接触部分具有大于第一厚度的第二厚度。

公开(公告)号：CN108735748B

公开(公告)日：2023-08-22

申请号：CN201810374094.7

申请日：2018-04-24

Applicant: 三星电子株式会社

Inventor： 崔至薰 ,  金成吉 ,  金智美 ,  金泓奭 ,  南泌旭 ,  安宰永

IPC: H10B41/20

Abstract: 一种三维半导体器件包括：顺序堆叠在基板上的栅电极；穿过栅电极并且连接到基板的沟道结构；绝缘间隙填充图案，提供在沟道结构内并且当在俯视图中看时被沟道结构围绕；以及导电图案，在绝缘间隙填充图案上。绝缘间隙填充图案的至少一部分被接收在导电图案中，并且导电图案的至少一部分插设在绝缘间隙填充图案的所述至少一部分和沟道结构之间。

公开(公告)号：CN108807409B

公开(公告)日：2021-08-24

申请号：CN201810386342.X

申请日：2018-04-26

Applicant: 三星电子株式会社

Inventor： 崔至薰 ,  金成吉 ,  金智美 ,  金泓奭 ,  南泌旭 ,  安宰永

IPC: H01L27/11551 ,  H01L27/11526 ,  H01L27/11521 ,  H01L27/11578 ,  H01L27/11573 ,  H01L27/11568

Abstract: 本发明提供一种半导体装置，其可包括衬底、包含堆叠在衬底上的电极的电极结构、穿透至少部分电极结构的上部半导体图案以及位于衬底与上部半导体图案之间的下部半导体图案。上部半导体图案包含间隙填充部分以及从间隙填充部分在远离衬底的方向上延伸的侧壁部分，下部半导体图案包含凹形顶部表面，间隙填充部分填充由凹形顶部表面所包封的区域，间隙填充部分的顶部表面具有朝向衬底变形的圆形形状，且侧壁部分的厚度小于间隙填充部分的厚度。

公开(公告)号：CN108807409A

公开(公告)日：2018-11-13

申请号：CN201810386342.X

申请日：2018-04-26

Applicant: 三星电子株式会社

Inventor： 崔至薰 ,  金成吉 ,  金智美 ,  金泓奭 ,  南泌旭 ,  安宰永

IPC: H01L27/11551 ,  H01L27/11526 ,  H01L27/11521 ,  H01L27/11578 ,  H01L27/11573 ,  H01L27/11568

Abstract: 本发明提供一种半导体装置，其可包括衬底、包含堆叠在衬底上的电极的电极结构、穿透至少部分电极结构的上部半导体图案以及位于衬底与上部半导体图案之间的下部半导体图案。上部半导体图案包含间隙填充部分以及从间隙填充部分在远离衬底的方向上延伸的侧壁部分，下部半导体图案包含凹形顶部表面，间隙填充部分填充由凹形顶部表面所包封的区域，间隙填充部分的顶部表面具有朝向衬底变形的圆形形状，且侧壁部分的厚度小于间隙填充部分的厚度。

公开(公告)号：CN107768446A

公开(公告)日：2018-03-06

申请号：CN201710722606.X

申请日：2017-08-22

Applicant: 三星电子株式会社

Inventor： 南泌旭 ,  金亨俊 ,  金成吉 ,  崔至薰 ,  金智美 ,  金泓奭 ,  安宰永

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/06 ,  H01L29/10

CPC classification number: H01L29/0653 ,  H01L27/1157 ,  H01L27/11582 ,  H01L29/402 ,  H01L29/408 ,  H01L29/7827 ,  H01L29/0684 ,  H01L29/1037 ,  H01L29/42356 ,  H01L29/42364

Abstract: 一种半导体器件可以包括：交替堆叠在衬底上的栅电极和层间绝缘层、穿透栅电极和层间绝缘层的沟道层、在栅电极与沟道层之间的栅极电介质层、填充沟道层的内部的至少一部分的填充绝缘体、在沟道层与填充绝缘体之间并且包括高k材料和/或金属的电荷固定层、以及连接到沟道层并在填充绝缘体上的导电焊盘。导电焊盘可以与电荷固定层物理分离。

公开(公告)号：CN112151552B

公开(公告)日：2025-05-09

申请号：CN202010545433.0

申请日：2020-06-15

Applicant: 三星电子株式会社

Inventor： 金成吉 ,  金智美 ,  金东谦 ,  金成珍 ,  金廷奂 ,  金赞炯 ,  崔至薰

IPC: H10B41/35 ,  H10B41/27 ,  H10B43/35 ,  H10B43/27

Abstract: 一种垂直半导体装置，可以包括堆叠结构、沟道结构和下部连接结构。堆叠结构可以包括交替重复堆叠的绝缘层和栅电极。堆叠结构可以与衬底的上表面间隔开。沟道结构可以包括电荷存储结构和沟道。沟道结构可以穿过堆叠结构。下部连接结构可以形成在衬底上。下部连接结构可以与沟道和衬底电连接。下部连接结构的侧壁可以包括突出部，该突出部设置在从衬底的上表面开始的所述侧壁在竖直方向上的中心部分处。该垂直半导体装置可以具有高可靠性。

公开(公告)号：CN111261637B

公开(公告)日：2024-09-03

申请号：CN201910953065.0

申请日：2019-10-09

Applicant: 三星电子株式会社

Inventor： 崔至薰 ,  金成吉 ,  金廷奂 ,  金赞炯 ,  李宇城

IPC: H10B43/10 ,  H10B43/27 ,  H10B43/35 ,  H10B43/40

Abstract: 提供了一种垂直存储器件，所述垂直存储器件包括：沟道连接图案，所述沟道连接图案位于衬底上；栅电极，所述栅电极在所述沟道连接图案上沿第一方向彼此间隔开；以及沟道，所述沟道沿所述第一方向延伸穿过所述栅电极和所述沟道连接图案。每个所述栅电极沿基本上平行于所述衬底的上表面的第二方向延伸，所述第一方向基本上垂直于所述衬底的所述上表面。在所述垂直存储器件的截面图中，所述沟道连接图案的中间部分的上表面在所述第一方向上的高度分别低于所述沟道连接图案的与所述沟道相邻的端部的所述上表面在所述第一方向上的高度，以及所述沟道连接图案的与所述沟道相对的端部的上表面在所述第一方向上的高度。