-
公开(公告)号：CN111009273B
公开(公告)日：2024-11-22
申请号：CN201910396964.5
申请日：2019-05-14
Applicant: 三星电子株式会社
IPC: G11C11/4063 , G11C5/14
Abstract: 一种半导体存储装置，包括存储单元单位和内部电压稳定装置。存储单元单元包括行译码器、列译码器和存储单元阵列。内部电压稳定装置包括：操作终止确定单元，被配置为基于外部输入电压确定半导体存储装置的操作是否终止并输出操作终止命令；终止电压生成单元，被配置为基于操作终止确定单元的操作终止的确定结果来生成具有预设电压值的终止电压；和开关单元，包括多个开关，所述多个开关响应于所述操作终止命令而导通，并且将从终止电压生成单元输入的终止电压提供给存储单元阵列的多个内部节点。
-
-
公开(公告)号：CN109903795A
公开(公告)日：2019-06-18
申请号：CN201810841484.0
申请日：2018-07-27
Applicant: 三星电子株式会社
IPC: G11C11/4097
Abstract: 一种动态随机存取存储器(DRAM)装置包括：存储器单元阵列，其包括第一子存储器单元阵列块和第二子存储器单元阵列块，所述第一子存储器单元阵列块包括多条第一子字线与多条第一奇数位线和多条伪位线之间的多个第一存储器单元，所述第二子存储器单元阵列块包括多条第二子字线与多条第二奇数位线和多条第二偶数位线之间的多个第二存储器单元。存储器单元阵列可排列为具有其中所述多条第一奇数位线和所述多条第二偶数位线形成位线对的开放式位线架构。当可选择第一子字线时，可在对连接至选择的所述多条第一子字线之一的所述多个第一存储器单元执行电荷共享操作的第一预定时段将预定电压施加至所述多条伪位线。
-
公开(公告)号：CN119183300A
公开(公告)日：2024-12-24
申请号：CN202410790855.2
申请日：2024-06-19
Applicant: 三星电子株式会社
Abstract: 一种半导体器件包括下芯片结构和位于所述下芯片结构上的上芯片结构。所述下芯片结构包括：存储结构；下互连结构，所述下互连结构电连接到所述存储结构；以及下接合焊盘，所述下接合焊盘电连接到所述下互连结构。所述上芯片结构包括：上基底；外围晶体管，所述外围晶体管位于所述上基底上；第一上互连结构，所述第一上互连结构在所述上基底上电连接到所述外围晶体管；通路，所述通路穿透所述上基底并电连接到所述第一上互连结构；上接合焊盘，所述上接合焊盘位于所述上基底下方接合到所述下接合焊盘；以及中间连接结构，所述中间连接结构在所述上基底和所述下芯片结构之间电连接所述上接合焊盘和所述通路。
-
Patent Agency Ranking
公开(公告)号：CN111009273A
公开(公告)日：2020-04-14
申请号：CN201910396964.5
申请日：2019-05-14
Applicant: 三星电子株式会社
IPC: G11C11/4063 , G11C5/14
Abstract: 一种半导体存储装置，包括存储单元单位和内部电压稳定装置。存储单元单元包括行译码器、列译码器和存储单元阵列。内部电压稳定装置包括：操作终止确定单元，被配置为基于外部输入电压确定半导体存储装置的操作是否终止并输出操作终止命令；终止电压生成单元，被配置为基于操作终止确定单元的操作终止的确定结果来生成具有预设电压值的终止电压；和开关单元，包括多个开关，所述多个开关响应于所述操作终止命令而导通，并且将从终止电压生成单元输入的终止电压提供给存储单元阵列的多个内部节点。
-
公开(公告)号：CN119943102A
公开(公告)日：2025-05-06
申请号：CN202410964722.2
申请日：2024-07-18
Applicant: 三星电子株式会社
Abstract: 一种存储器件，包括存储单元阵列、感测放大器、电压产生电路和控制电路。存储单元阵列包括：多条位线，连接到多个存储单元；以及屏蔽位线，布置在多条位线之间以及多条位线的下部上。感测放大器被配置为：感测并放大从多个存储单元之中选择的存储单元中存储的数据。电压产生电路被配置为：基于存储器件的电源电压来产生位线预充电电压和内部电源电压。控制电路被配置为：选择性地向屏蔽位线提供位线预充电电压或内部电源电压。
-
公开(公告)号：CN109903795B
公开(公告)日：2024-04-26
申请号：CN201810841484.0
申请日：2018-07-27
Applicant: 三星电子株式会社
IPC: G11C11/4097
Abstract: 一种动态随机存取存储器(DRAM)装置包括：存储器单元阵列，其包括第一子存储器单元阵列块和第二子存储器单元阵列块，所述第一子存储器单元阵列块包括多条第一子字线与多条第一奇数位线和多条伪位线之间的多个第一存储器单元，所述第二子存储器单元阵列块包括多条第二子字线与多条第二奇数位线和多条第二偶数位线之间的多个第二存储器单元。存储器单元阵列可排列为具有其中所述多条第一奇数位线和所述多条第二偶数位线形成位线对的开放式位线架构。当可选择第一子字线时，可在对连接至选择的所述多条第一子字线之一的所述多个第一存储器单元执行电荷共享操作的第一预定时段将预定电压施加至所述多条伪位线。
-
公开(公告)号：CN108182962B
公开(公告)日：2023-03-28
申请号：CN201711279529.1
申请日：2017-12-06
Applicant: 三星电子株式会社
Abstract: 一种包括虚拟故障产生器的存储器装置及其存储单元修复方法。存储器装置包括存储单元阵列、比较器、及虚拟故障产生器。所述存储单元阵列包括存储单元。所述比较器通过将存储在所述存储单元中的第一存储单元中的数据与预期值进行比较来判断是否产生了所述第一存储单元的故障，所述第一存储单元对应于第一地址。所述虚拟故障产生器响应于所述比较器判断出产生了所述第一存储单元的所述故障而基于从所述比较器提供的所述第一地址来产生第二地址。所述第一存储单元及与第二地址对应的第二存储单元响应于修复命令而通过备用存储单元得到修复。
-
公开(公告)号：CN108182962A
公开(公告)日：2018-06-19
申请号：CN201711279529.1
申请日：2017-12-06
Applicant: 三星电子株式会社
Abstract: 一种包括虚拟故障产生器的存储器装置及其存储单元修复方法。存储器装置包括存储单元阵列、比较器、及虚拟故障产生器。所述存储单元阵列包括存储单元。所述比较器通过将存储在所述存储单元中的第一存储单元中的数据与预期值进行比较来判断是否产生了所述第一存储单元的故障，所述第一存储单元对应于第一地址。所述虚拟故障产生器响应于所述比较器判断出产生了所述第一存储单元的所述故障而基于从所述比较器提供的所述第一地址来产生第二地址。所述第一存储单元及与第二地址对应的第二存储单元响应于修复命令而通过备用存储单元得到修复。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.022 seconds)
