公开(公告)号：US06266765B1

公开(公告)日：2001-07-24

申请号：US09611378

申请日：2000-07-07

申请人： Robert W. Horst

发明人： Robert W. Horst

IPC分类号： G06F938

CPC分类号： G06F9/30134 ,  G06F9/261 ,  G06F9/3802 ,  G06F9/3838 ,  G06F9/3844 ,  G06F9/3853 ,  G06F9/3861

摘要： A system for issuing a family of instructions during a single clock includes a decoder for decoding the family of instructions and logic, responsive to the decode result, for determining whether resource conflicts would occur if the family were issued during one clock. If no resource conflicts occur, an execution unit executes the family regardless of whether dependencies among the instructions in the family exist.

摘要翻译： 用于在单个时钟期间发出指令系列的系统包括解码器，用于响应于解码结果对指令和逻辑系列进行解码，以确定如果家庭在一个时钟期间被发出，则是否会发生资源冲突。 如果没有发生资源冲突，则执行单元执行该系列，而不考虑该系列中的指令之间的相关性是否存在。

公开(公告)号：US4870567A

公开(公告)日：1989-09-26

申请号：US755321

申请日：1985-06-25

申请人： Toshiaki Kitamura ,  Katsumi Onishi

发明人： Toshiaki Kitamura ,  Katsumi Onishi

IPC分类号： G06F9/22 ,  G06F9/26 ,  G06F9/28 ,  G06F9/30

CPC分类号： G06F9/261 ,  G06F9/265 ,  G06F9/28 ,  G06F9/30149

摘要： The present invention includes a suboperation code control memory which stores data for generating a heading address of a microprogram for an instruction having a suboperation code. Access to an operation code control memory by the ordinary operation code and the access to suboperation code control memory are carried out simultaneously. The heading address of the microprogram is generated by editing the data read from the respective control memories. The storage capacity needed for the suboperation memory is reduced and still no problem occurs in assigning microinstruction addresses, and the heading address of a microprogram for the instruction having a relevant suboperation code is produced without any additional time.

摘要翻译： PCT No.PCT / JP84 / 00534 Sec。 371日期1985年6月25日第 102（e）日期1985年6月25日PCT提交1984年11月8日PCT公布。 第WO85 / 02277号公报 日期：1985年5月23日。本发明包括一个子代码控制存储器，其存储用于产生用于具有子代码的指令的微程序的标题地址的数据。 通过普通操作代码访问操作代码控制存储器和对子代码控制存储器的访问同时进行。 通过编辑从各个控制存储器读取的数据来产生微程序的标题地址。 减少存储器所需的存储容量减少，在分配微指令地址时仍然没有问题，并且在没有任何额外时间的情况下产生具有相关子编码的指令的微程序的标题地址。

公开(公告)号：US4713750A

公开(公告)日：1987-12-15

申请号：US666215

申请日：1984-10-30

申请人： Nabil G. Damouny ,  Min-Siu Huang ,  Dan Wilnai ,  Yeshayahu Mor

发明人： Nabil G. Damouny ,  Min-Siu Huang ,  Dan Wilnai ,  Yeshayahu Mor

IPC分类号： G06F7/52 ,  G06F9/26 ,  G06F9/30 ,  G06F9/22

CPC分类号： G06F7/5338 ,  G06F9/261 ,  G06F9/265 ,  G06F9/268 ,  G06F9/30145 ,  G06F9/383 ,  G06F7/4991

摘要： A microprocessor with a multiplexer having its output coupled to the input of the instruction register for storing instructions to be executed and applying the bits of the instruction as the input signals to a mapping PLA. The inputs of the multiplexer are the information bus coupled to external pins to receive instructions either from external memory or from an external console, and the output of the ALU. The path from the output of the ALU to the input of the instruction register allows better self testing of the processor by iteself and self-generation of input/output instructions. This structure simplifies the processor by allowing console requests, instructions from memory and self generated instructions all to be stored in the same register, i.e., the instruction register, thereby eliminating the need for separate registers for each type of instruction. Further, this structure simplifies programming of repetitive I/O instructions for polling large numbers of I/O devices having sequential addresses in memory mapped I/O applications. That is, the microprocessor has the capability of generating its own I/O instructions from an operand coming in from memory such as by adding it to the contents of an index register and supplying the result to the instruction register through the ALU output, the ALU bus, and the multiplexer as the address of the particular I/O device to read from or write to.

摘要翻译： 具有多路复用器的微处理器，其输出端耦合到指令寄存器的输入端，用于存储要执行的指令，并将该指令的位作为输入信号施加到映射PLA。 多路复用器的输入是耦合到外部引脚的信息总线，用于从外部存储器或外部控制台接收指令，以及ALU的输出。 从ALU的输出到指令寄存器的输入的路径允许通过自己和自身生成输入/输出指令对处理器进行更好的自我测试。 该结构通过允许控制台请求，来自存储器的指令和自产生的指令全部存储在相同的寄存器（即，指令寄存器）中，从而简化了处理器，从而消除了对每种类型的指令的单独寄存器的需要。 此外，该结构简化了用于轮询在存储器映射I / O应用中具有顺序地址的大量I / O设备的重复I / O指令的编程。 也就是说，微处理器具有从存储器进入的操作数产生其自己的I / O指令的能力，例如通过将其添加到索引寄存器的内容并通过ALU输出将结果提供给指令寄存器，ALU 总线和多路复用器作为要读取或写入的特定I / O设备的地址。

公开(公告)号：US4633390A

公开(公告)日：1986-12-30

申请号：US254762

申请日：1981-04-16

申请人： Nobuyuki Yoshida

发明人： Nobuyuki Yoshida

IPC分类号： G06F9/22 ,  G06F9/26 ,  G06F9/14

CPC分类号： G06F9/261

摘要： A microprogram control system of the invention has a mapping read only memory storing the respective initial addresses of a plurality of microprogram routines corresponding to a macroinstruction. The address input information to this mapping read only memory is obtained from an output of a binary counter which counts every time a JUMP instruction for making a branch to another microprogram routine is decoded, and from an output of a latch circuit for holding the operation code of the macroinstruction. When the microprogram routine has loops, a count inhibit signal is input to the binary counter so that the same address input information may be supplied to the mapping read only memory.

摘要翻译： 本发明的微程序控制系统具有映射只读存储器，其存储与宏指令对应的多个微程序程序的各个初始地址。 从该映射只读存储器的地址输入信息是从二进制计数器的输出获得的，该二进制计数器的每当用于使分支到另一个微程序例程的JUMP指令被解码时进行计数，并且从用于保存操作代码的锁存电路的输出 的宏观指导。 当微程序例程具有循环时，计数禁止信号被输入到二进制计数器，使得相同的地址输入信息可以被提供给映射只读存储器。

公开(公告)号：US4392198A

公开(公告)日：1983-07-05

申请号：US169472

申请日：1980-07-16

申请人： Shigeo Shimazaki

发明人： Shigeo Shimazaki

IPC分类号： G06F9/22 ,  G06F9/26 ,  G06F9/32

CPC分类号： G06F9/261

摘要： A central processing unit of a computer system comprises a programmable logic array which is constructed of an AND matrix and an OR matrix. The AND matrix is responsive to a machine language instruction and to a number of a region for selecting one row from a plurality of rows arranged in the AND matrix. The OR matrix, which also has a plurality of rows, is responsive to the selected row for selecting one row therefrom. In each of the rows of the OR matrix a microaddress and a number of a region to be used for producing a subsequent microaddress are prewritten so that information on a microaddress and information on a region number are respectively obtained. At least one microinstruction included in a microprogram will be read out from a read-only memory in accordance with the obtained microaddress to execute the same, while a microaddress of a subsequent microprogram is produced in the programmable logic array. Namely the execution of a microprogram routine and the production of the first address of a following microprogram routine are concurrently performed so that efficient execution of microprograms can be achieved, while each microinstruction is not required to include region number information.

摘要翻译： 计算机系统的中央处理单元包括由AND矩阵和OR矩阵构成的可编程逻辑阵列。 AND矩阵响应于机器语言指令和多个用于从AND矩阵中排列的多个行中选择一行的区域。 还具有多行的OR矩阵响应于所选择的行从其中选择一行。 在OR矩阵的每一行中，预先写入用于产生后续微地址的微地址和数量的区域，以便分别获得关于微地址的信息和关于区域号的信息。 包含在微程序中的至少一个微指令将根据所获得的微地址从只读存储器中读出以执行相同的操作，同时在可编程逻辑阵列中产生后续微程序的微地址。 即，并行执行微程序程序的执行和后续微程序程序的第一地址的产生，从而可以实现微程序的有效执行，而每个微指令不需要包括区域号信息。

公开(公告)号：US4197578A

公开(公告)日：1980-04-08

申请号：US869003

申请日：1978-01-12

申请人： Kenichi Wada ,  Kanji Kubo

发明人： Kenichi Wada ,  Kanji Kubo

IPC分类号： G06F9/22 ,  G06F9/26 ,  G06F9/28 ,  G06F9/30 ,  G06F9/318 ,  G06F9/34 ,  G06F9/38 ,  G06F9/16

CPC分类号： G06F9/30192 ,  G06F9/261 ,  G06F9/267

摘要： A circuit outputs different subsidiary address data depending on operand address data contained within operand designation fields and operation codes of system instructions. A control storage, which stores microinstructions, is accessed for the initial microinstructions, contained within microinstruction sequences for system instructions, at storage locations specified by the operation codes and the subsidiary address data. As a result, different microinstruction sequences for system instructions with the same operation code can be initiated depending on the operand address data, without using any microinstructions for testing the operand address data.

摘要翻译： A电路根据操作数指定字段中包含的操作数地址数据和系统指令的操作代码输出不同的辅助地址数据。 在操作代码和辅助地址数据指定的存储位置，访问存储微指令的控制存储器，用于初始微指令，其包含在用于系统指令的微指令序列内。 结果，可以根据操作数地址数据启动具有相同操作码的系统指令的不同微指令序列，而不使用任何用于测试操作数地址数据的微指令。

公开(公告)号：US4131943A

公开(公告)日：1978-12-26

申请号：US807499

申请日：1977-06-17

申请人： Yukio Shiraogawa

发明人： Yukio Shiraogawa

IPC分类号： G06F9/22 ,  G06F9/26 ,  G06F9/16 ,  G06F13/00

CPC分类号： G06F9/261

摘要： A microprogrammed computer comprises an instruction register for registering a machine instruction word; a decode read only memory (DROM) for storing the start address data of microprogram routines which correspond to machine instruction words, respectively, and the control bit data which correspond to the machine instruction words, respectively; and a read only memory (ROM) for storing a plurality of microprograms each consisting of microinstructions. The microprogrammed computer has such a hardware structure that each control bit datum in the DROM may serve to change the function of a microinstruction and the execution sequence of the microprograms in the ROM.

摘要翻译： 微程序计算机包括用于登记机器指令字的指令寄存器; 解码只读存储器（DROM），用于分别存储对应于机器指令字的微程序例程的起始地址数据和对应于机器指令字的控制位数据; 以及用于存储由微指令组成的多个微程序的只读存储器（ROM）。 微程序计算机具有这样的硬件结构，即DROM中的每个控制位数据可以用于改变微指令的功能和ROM中微程序的执行顺序。

公开(公告)号：US3736563A

公开(公告)日：1973-05-29

申请号：US3736563D

申请日：1971-03-30

申请人： SIEMENS AG

发明人： BECKINGER G ,  GOULLON H ,  WIEST G ,  WEHREND K ,  KIESSLING H

IPC分类号： G06F9/26 ,  G06F9/12 ,  G06F9/16

CPC分类号： G06F9/261

摘要： A program control unit for a digital data processing installation is described. The program control delivers macrocommands from a macro-command memory, and micro-commands from a micro-command memory. The micro-commands can be delivered singly or in selected combinations. In addition to the main commands in the macro-command memory which act as macro-commands for directly releasing micro-programs, there are also main commands which follow each other and indirectly cause the delivery of one or more micro-commands. Indirect delivery of micro-commands is caused in any case by a machine address of a memory cell, belonging to the pertinent main command, related to the macrocommand memory for another macro-command. At least one auxiliary command which can be called up by different main commands is contained in a memory cell of this type. Each auxiliary command determines, by means of a micro-command machine address related thereto of the memory cell in the micro-command memory, the delivery of this micro-command or the delivery of this microcommand and the micro-command which follows in the micro-command memory.

摘要翻译： 描述用于数字数据处理装置的程序控制单元。 程序控制从宏指令存储器和微指令存储器提供微指令。 微指令可以单独传输或以选定的组合传送。 宏命令存储器中的主命令除了作为直接释放微程序的宏命令之外，还有一些主命令可以彼此跟随，间接导致一个或多个微命令的传送。 在任何情况下，通过属于相关主命令的与另一个宏指令的宏指令存储器相关的存储单元的机器地址，导致微指令的间接发送。 这种类型的存储单元中包含至少一个可由不同主命令调用的辅助命令。 每个辅助命令通过与微指令存储器中的存储器单元有关的微指令机地址来确定该微命令的传递或该微命令的传送以及随后的微命令 微指令存储器。

公开(公告)号：US3634883A

公开(公告)日：1972-01-11

申请号：US3634883D

申请日：1969-11-12

申请人： HONEYWELL INC

发明人： KREIDERMACHER LEONARD L

IPC分类号： G06F9/22 ,  G06F9/26 ,  G06F9/20

CPC分类号： G06F9/265 ,  G06F9/261

摘要： A microprogram branch technique is provided whereby the present microaddress for a read-only memory (ROM) is conditionally modified by selectable bit insertions corresponding to branch conditions. This provides a new microaddress containing a microinstruction for performing an operation corresponding to the branch conditions which cause this address. Two basic cases are considered, one where various types of addressing are controlled such as: indirect, indexed, or void address; the other where multiconditioned arithmetic control, such as may occur in multiplication or division, is translated into microbranches to expedite the operation execution and to minimize the number of microinstructions required.

摘要翻译： 提供了一种微程序分支技术，由此通过对应于分支条件的可选位插入有条件地修改当前用于只读存储器（ROM）的微地址。 这提供了一个新的微地址，其中包含用于执行与导致该地址的分支条件相对应的操作的微指令。 考虑两种基本情况，一种是各种类型的寻址，如：间接的，索引的，或空的地址; 另一个可以在乘法或除法中发生的多条件的算术控制被转换为微分支以加速操作执行并且使所需的微指令的数量最小化。

公开(公告)号：US3303476A

公开(公告)日：1967-02-07

申请号：US35738364

申请日：1964-04-06

申请人： IBM

发明人： MOYER JAMES T ,  RAUSCH FRANCIS R

IPC分类号： G06F3/00 ,  G06F3/12 ,  G06F9/22 ,  G06F9/26 ,  G06F9/32 ,  G06F12/14 ,  G06F13/22 ,  G06F13/26 ,  G06F13/38

CPC分类号： G06F9/30094 ,  G06F3/00 ,  G06F3/12 ,  G06F3/1293 ,  G06F9/226 ,  G06F9/261 ,  G06F9/30058 ,  G06F12/1466 ,  G06F13/22 ,  G06F13/26 ,  G06F13/38