公开(公告)号：US09536626B2

公开(公告)日：2017-01-03

申请号：US13763511

申请日：2013-02-08

申请人： Theodore Z. Schoenborn ,  Christopher P. Mozak

发明人： Theodore Z. Schoenborn ,  Christopher P. Mozak

IPC分类号： G11C29/06 ,  G11C29/56 ,  G11C29/04

CPC分类号： G11C11/4093 ,  G11C11/4074 ,  G11C11/4076 ,  G11C11/4096 ,  G11C29/06 ,  G11C29/56 ,  G11C2029/0401

摘要： A memory subsystem empirically tests performance parameters of I/O with a memory device. Based on the empirical testing, the memory subsystem can set the performance parameters specific to the system in which the memory subsystem is included. A test system performs the testing. For each of multiple different settings for multiple different I/O circuit parameters, the test system sets a value for each I/O circuit parameter, generates test traffic to stress test the memory device with the parameter value(s), and measures an operating margin for the I/O performance characteristic. The test system further executes a search function to determine values for each I/O circuit parameter at which the operating margin meets a minimum threshold and performance of at least one of the I/O circuit parameters is increased. The memory subsystem sets runtime values for the I/O circuit parameters based on the search function.

摘要翻译： 内存子系统通过内存设备经验性地测试I / O的性能参数。 基于经验测试，存储器子系统可以设置特定于包含存储器子系统的系统的性能参数。 测试系统执行测试。 对于多个不同I / O电路参数的多个不同设置中的每一个，测试系统为每个I / O电路参数设置一个值，生成测试流量以用参数值对存储器件进行压力测试，并测量操作 裕量为I / O性能特点。 测试系统进一步执行搜索功能以确定每个I / O电路参数的值，在该参数下操作裕度满足最小阈值，并且至少一个I / O电路参数的性能提高。 内存子系统根据搜索功能设置I / O电路参数的运行时间值。

公开(公告)号：US09196384B2

公开(公告)日：2015-11-24

申请号：US13730429

申请日：2012-12-28

申请人： Theodore Z. Schoenborn ,  Christopher P. Mozak

发明人： Theodore Z. Schoenborn ,  Christopher P. Mozak

IPC分类号： G06F11/00 ,  G11C29/50 ,  G11C29/06

CPC分类号： G11C29/50 ,  G11C29/06 ,  G11C2029/5002

摘要： A memory subsystem can test a memory device in situ, testing the performance of parameters of operation the device in the system it is built into during production. Thus, the system can detect the specific values that will work for one or more operating parameters for the memory device in actual runtime. A test component embedded in the memory subsystem can perform a stress test and identify specific bits or lines of memory that experience failure under one or more stresses. The system can then map out the failed bits or lines to prevent the bits/lines from being used in runtime of the system.

摘要翻译： 存储器子系统可以原位测试存储器件，测试在生产过程中内置的系统中的器件的操作参数的性能。 因此，系统可以在实际的运行时间内检测可用于存储器件的一个或多个操作参数的特定值。 嵌入在存储器子系统中的测试组件可以执行压力测试并识别在一个或多个应力下经历故障的特定位或存储器行。 然后，系统可以映射失败的位或行，以防止在系统运行时使用位/线。

公开(公告)号：US20150187439A1

公开(公告)日：2015-07-02

申请号：US14141239

申请日：2013-12-26

申请人： Bruce Querbach ,  Theodore Z. Schoenborn ,  David J. Zimmerman ,  David G. Ellis ,  Christopher W. Hampson ,  Ifar Wan ,  Yulan Zhang ,  Ramakrishna Mallela ,  William K. Lui

发明人： Bruce Querbach ,  Theodore Z. Schoenborn ,  David J. Zimmerman ,  David G. Ellis ,  Christopher W. Hampson ,  Ifar Wan ,  Yulan Zhang ,  Ramakrishna Mallela ,  William K. Lui

IPC分类号： G11C29/36 ,  G06F11/263

CPC分类号： G11C29/36 ,  G06F11/263 ,  G06F11/27 ,  G11C11/406 ,  G11C29/10 ,  G11C29/4401 ,  G11C29/72 ,  G11C29/78 ,  G11C2029/4402

摘要： In accordance with the present description, a device includes an internal defect detection and repair circuit which includes a self-test logic circuit built in within the device and a self-repair logic circuit also built in within the device. In one embodiment, the built in self-test logic circuit may be configured to automatically identify defective memory cells in a memory. Upon identifying one or more defective memory cells, the built in self-repair logic circuit may be configured to automatically repair the defective memory cells by replacing defective cells with spare cells within the memory. Other aspects are described herein.

摘要翻译： 根据本说明书，装置包括内部缺陷检测和修复电路，其包括内置于装置内的自检逻辑电路和内置在装置内的自修复逻辑电路。 在一个实施例中，内置自检逻辑电路可以被配置为自动识别存储器中的有缺陷的存储器单元。 在识别一个或多个有缺陷的存储器单元时，内置的自修复逻辑电路可以被配置为通过用存储器内的备用单元替换有缺陷的单元来自动修复有缺陷的存储单元。 本文描述了其它方面。

公开(公告)号：US08868992B2

公开(公告)日：2014-10-21

申请号：US12651252

申请日：2009-12-31

申请人： Bryan L. Spry ,  Theodore Z. Schoenborn ,  Philip Abraham ,  Christopher P. Mozak ,  David G. Ellis ,  Jay J. Nejedlo ,  Bruce Querbach ,  Zvika Greenfield ,  Rony Ghattas ,  Jayasekhar Tholiyil ,  Charles D. Lucas ,  Christopher E. Yunker

发明人： Bryan L. Spry ,  Theodore Z. Schoenborn ,  Philip Abraham ,  Christopher P. Mozak ,  David G. Ellis ,  Jay J. Nejedlo ,  Bruce Querbach ,  Zvika Greenfield ,  Rony Ghattas ,  Jayasekhar Tholiyil ,  Charles D. Lucas ,  Christopher E. Yunker

IPC分类号： G06F11/00 ,  G11C29/08

CPC分类号： G11C29/08 ,  G11C29/10 ,  G11C29/44

摘要： REUT (Robust Electrical Unified Testing) for memory links is introduced which speeds testing, tool development, and debug. In addition it provides training hooks that have enough performance to be used by BIOS to train parameters and conditions that have not been possible with past implementations. Address pattern generation circuitry is also disclosed.

摘要翻译： 引入了用于存储器链接的REUT（鲁棒电气统一测试），可以加速测试，开发和调试。 此外，它还提供了具有足够性能的训练钩子，以供BIOS使用，以训练过去实施中不可能的参数和条件。 还公开了地址图案生成电路。

公开(公告)号：US20140229666A1

公开(公告)日：2014-08-14

申请号：US13763511

申请日：2013-02-08

申请人： Theodore Z. Schoenborn ,  Christopher P. Mozak

发明人： Theodore Z. Schoenborn ,  Christopher P. Mozak

IPC分类号： G06F3/06

CPC分类号： G11C11/4093 ,  G11C11/4074 ,  G11C11/4076 ,  G11C11/4096 ,  G11C29/06 ,  G11C29/56 ,  G11C2029/0401

摘要： A memory subsystem empirically tests performance parameters of I/O with a memory device. Based on the empirical testing, the memory subsystem can set the performance parameters specific to the system in which the memory subsystem is included. A test system performs the testing. For each of multiple different settings for multiple different I/O circuit parameters, the test system sets a value for each I/O circuit parameter, generates test traffic to stress test the memory device with the parameter value(s), and measures an operating margin for the I/O performance characteristic. The test system further executes a search function to determine values for each I/O circuit parameter at which the operating margin meets a minimum threshold and performance of at least one of the I/O circuit parameters is increased. The memory subsystem sets runtime values for the I/O circuit parameters based on the search function.

摘要翻译： 内存子系统通过内存设备经验性地测试I / O的性能参数。 基于经验测试，存储器子系统可以设置特定于包含存储器子系统的系统的性能参数。 测试系统执行测试。 对于多个不同I / O电路参数的多个不同设置中的每一个，测试系统为每个I / O电路参数设置一个值，生成测试流量以用参数值对存储器件进行压力测试，并测量操作 裕量为I / O性能特点。 测试系统进一步执行搜索功能以确定每个I / O电路参数的值，在该参数下操作裕度满足最小阈值，并且至少一个I / O电路参数的性能提高。 内存子系统根据搜索功能设置I / O电路参数的运行时间值。

公开(公告)号：US20140006703A1

公开(公告)日：2014-01-02

申请号：US13539415

申请日：2012-06-30

申请人： Kuljit S. Bains ,  John B. Halbert ,  Christopher P. Mozak ,  Theodore Z. Schoenborn ,  Zvika Greenfield

发明人： Kuljit S. Bains ,  John B. Halbert ,  Christopher P. Mozak ,  Theodore Z. Schoenborn ,  Zvika Greenfield

IPC分类号： G11C11/406

CPC分类号： G11C11/4091 ,  G06F3/0619 ,  G06F3/0659 ,  G06F3/0673 ,  G06F2212/7211 ,  G11C11/406 ,  G11C11/40611 ,  G11C11/40618 ,  G11C11/40622

摘要： A memory controller issues a targeted refresh command. A specific row of a memory device can be the target of repeated accesses. When the row is accessed repeatedly within a time threshold (also referred to as “hammered” or a “row hammer event”), physically adjacent row (a “victim” row) may experience data corruption. The memory controller receives an indication of a row hammer event, identifies the row associated with the row hammer event, and sends one or more commands to the memory device to cause the memory device to perform a targeted refresh that will refresh the victim row.

公开(公告)号：US20120011276A1

公开(公告)日：2012-01-12

申请号：US13240546

申请日：2011-09-22

申请人： Naveen Cherukuri ,  Aaron T. Spink ,  Phanindra Mannaya ,  Tim Frodsham ,  Jeffrey R. Wilcox ,  Sanjay Dabral ,  David Dunning ,  Theodore Z. Schoenborn

发明人： Naveen Cherukuri ,  Aaron T. Spink ,  Phanindra Mannaya ,  Tim Frodsham ,  Jeffrey R. Wilcox ,  Sanjay Dabral ,  David Dunning ,  Theodore Z. Schoenborn

IPC分类号： G06F15/173

CPC分类号： H04L67/141 ,  G06F13/4265 ,  H04L65/60 ,  Y02D10/14 ,  Y02D10/151

摘要： Systems and methods of managing a link provide for receiving a remote width capability during a link initialization, the remote width capability corresponding to a remote port. A link between a local port and the remote port is operated at a plurality of link widths in accordance with the remote width capability.

摘要翻译： 管理链路的系统和方法提供了在链路初始化期间接收远程宽度能力，即对应于远程端口的远程宽度能力。 根据远程宽度能力，本地端口和远程端口之间的链路以多个链路宽度进行操作。

公开(公告)号：US07965741B2

公开(公告)日：2011-06-21

申请号：US12511239

申请日：2009-07-29

申请人： Tim Frodsham ,  Naveen Cherukuri ,  Sanjay Darbal ,  David S. Dunning ,  Theodore Z. Schoenborn ,  Lakshminarayan Krishnamurty ,  Aaron T. Spink

发明人： Tim Frodsham ,  Naveen Cherukuri ,  Sanjay Darbal ,  David S. Dunning ,  Theodore Z. Schoenborn ,  Lakshminarayan Krishnamurty ,  Aaron T. Spink

IPC分类号： H04J3/24 ,  H04L12/28 ,  G06F1/00 ,  H04L27/00

CPC分类号： H04W52/0287 ,  Y02D70/00

摘要： A predetermined network packet is utilized for power reduction in either or both of a transmitter and receiver when information is not needed. Upon detection of the predetermined network packet type, various portions of the transmitter and/or receiver may be clock gated or powered down.

摘要翻译： 当不需要信息时，预定的网络分组被用于发射机和接收机中的任一个或两者中的功率降低。 在检测到预定网络分组类型时，发射机和/或接收机的各个部分可以是时钟门控或掉电。

公开(公告)号：US07328359B2

公开(公告)日：2008-02-05

申请号：US10897225

申请日：2004-07-21

申请人： Tim Frodsham ,  Michael J. Tripp ,  David J. O'Brien ,  Muraleedhara Navada ,  Naveen Cherukuri ,  Sanjay Dabral ,  David S. Dunning ,  Theodore Z. Schoenborn

发明人： Tim Frodsham ,  Michael J. Tripp ,  David J. O'Brien ,  Muraleedhara Navada ,  Naveen Cherukuri ,  Sanjay Dabral ,  David S. Dunning ,  Theodore Z. Schoenborn

IPC分类号： G06F1/04 ,  G06F1/12 ,  G06F5/00 ,  G06F13/42 ,  H04L7/00

CPC分类号： G06F13/4273 ,  G06F5/06

摘要： A technique for promoting determinism among bus agents within a point-to-point (PtP) network. More particularly, embodiments of the invention relate to techniques to compensate for link latency, data skew, and clock shift within a PtP network of common system interface (CSI) bus agents.

摘要翻译： 一种促进点对点（PtP）网络中总线代理之间确定性的技术。 更具体地，本发明的实施例涉及补偿公共系统接口（CSI）总线代理的PtP网络内的链路延迟，数据偏移和时钟偏移的技术。

公开(公告)号：US07219220B2

公开(公告)日：2007-05-15

申请号：US10850783

申请日：2004-05-21

申请人： Naveen Cherukuri ,  Sanjay Dabral ,  David S. Dunning ,  Tim Frodsham ,  Theodore Z. Schoenborn

发明人： Naveen Cherukuri ,  Sanjay Dabral ,  David S. Dunning ,  Tim Frodsham ,  Theodore Z. Schoenborn

IPC分类号： G06F15/177 ,  G06F9/00

CPC分类号： H04L69/32

摘要： A method for effecting an in-band reset of the physical layers of two agents interconnected through a link-based interconnection scheme. In accordance with one embodiment of the invention, a first of the two agents ceases its forwarded clock to initiate the in-band reset. Upon realization of the cessation, a second agent ceases its forwarded clock and proceeds to a reset state. The first agent then proceeds to a reset state. Subsequently, after waiting a specified period of time, both agents proceed with a re-initialization of the physical layer. In accordance with one embodiment of the invention, the re-initialization of the physical layer is effected without impacting other layers of the interconnection hierarchy.

摘要翻译： 一种用于实现通过基于链路的互连方案互联的两个代理的物理层的带内复位的方法。 根据本发明的一个实施例，两个代理中的第一个停止其转发的时钟以启动带内复位。 在停止实现时，第二代理程序停止其转发的时钟并进入复位状态。 然后第一个代理进入复位状态。 随后，等待指定的时间段后，两个代理进行物理层的重新初始化。 根据本发明的一个实施例，实现物理层的重新初始化而不影响互连层次结构的其他层。