知搜-全球专利检索

  1. 登录
  2. 注册

搜索结果

13 条记录 (耗时 0.013 秒)

    Cache based physical layer self test
    5.
    发明授权
    Cache based physical layer self test 有权
    基于缓存的物理层自检

    公开(公告)号：US07203872B2

    公开(公告)日：2007-04-10

    申请号：US10882966

    申请日：2004-06-30

    申请人： Tim Frodsham ,  Lakshminarayan Krishnamurty ,  Naveen Cherukuri ,  Sanjay Dabral ,  David S. Dunning ,  Theodore Z. Schoenborn

    发明人： Tim Frodsham ,  Lakshminarayan Krishnamurty ,  Naveen Cherukuri ,  Sanjay Dabral ,  David S. Dunning ,  Theodore Z. Schoenborn

    IPC分类号： G01R31/28 ,  G06F11/00

    CPC分类号： G06F11/27

    摘要： A software self test engine is executed from a cache of a processor. The software self test engine is executed using an execution engine of the processor to perform a physical layer self test. The physical layer self test is performed by transmitting a test vector from the execution engine under control of the self test engine to an input/output (“I/O”) unit of the processor along a datapath coupling the execution engine to the I/O unit. The test vector is transmitted along a loop back path including the I/O unit and the datapath to test a hardware device along the loop back path.

    摘要翻译： 从处理器的缓存执行软件自检引擎。 使用处理器的执行引擎执行软件自检引擎，以执行物理层自检。 通过在自检引擎的控制下将来自执行引擎的测试向量发送到处理器的输入/输出（“I / O”）单元，沿着将执行引擎耦合到I / O的数据通路执行物理层自检， O单位。 测试向量沿着包括I / O单元和数据通路的环回路径传输，以沿着循环路径测试硬件设备。

    Method and system for testing distributed logic circuitry
    6.
    发明申请
    Method and system for testing distributed logic circuitry 有权
    用于测试分布式逻辑电路的方法和系统

    公开(公告)号：US20060156101A1

    公开(公告)日：2006-07-13

    申请号：US11024503

    申请日：2004-12-28

    申请人： Tim Frodsham ,  Lakshminarayan Krishnamurty

    发明人： Tim Frodsham ,  Lakshminarayan Krishnamurty

    IPC分类号： G01R31/28

    CPC分类号： G01R31/31725 ,  G01R31/31727

    摘要： A testing procedure for distributed logic circuits that incorporates an efficient utilization of flip-flops to toggle detect for sensing output is discussed. The distributed logic circuit is a phase interpolator or a phase interpolator preceded by a DLL. The testing procedure utilizes enabling one of a plurality of independent programmable current sources and a flip-flop to toggle in response to the enabled current source to indicate a physical connection of the enabled distributed logic circuit current source.

    摘要翻译： 讨论了结合有效利用触发器来切换感测输出的分布式逻辑电路的测试程序。 分布式逻辑电路是一个相位插值器或一个前置于DLL的相位插值器。 测试程序利用多个独立的可编程电流源和触发器中的一个来响应于使能的电流源来切换以指示使能的分布式逻辑电路电流源的物理连接。

    Method and system for testing distributed logic circuitry
    8.
    发明授权
    Method and system for testing distributed logic circuitry 有权
    用于测试分布式逻辑电路的方法和系统

    公开(公告)号：US07386773B2

    公开(公告)日：2008-06-10

    申请号：US11024503

    申请日：2004-12-28

    申请人： Tim Frodsham ,  Lakshminarayan Krishnamurty

    发明人： Tim Frodsham ,  Lakshminarayan Krishnamurty

    IPC分类号： G01R31/28

    CPC分类号： G01R31/31725 ,  G01R31/31727

    摘要： A testing procedure for distributed logic circuits that incorporates an efficient utilization of flip-flops to toggle detect for sensing output is discussed. The distributed logic circuit is a phase interpolator or a phase interpolator preceded by a DLL. The testing procedure utilizes enabling one of a plurality of independent programmable current sources and a flip-flop to toggle in response to the enabled current source to indicate a physical connection of the enabled distributed logic circuit current source.

    摘要翻译： 讨论了结合有效利用触发器来切换感测输出的分布式逻辑电路的测试程序。 分布式逻辑电路是一个相位插值器或一个前置于DLL的相位插值器。 测试程序利用多个独立的可编程电流源和触发器中的一个来响应于使能的电流源来切换以指示使能的分布式逻辑电路电流源的物理连接。