公开(公告)号：US20100176421A1

公开(公告)日：2010-07-15

申请号：US12689952

申请日：2010-01-19

申请人： Marleen Van Hove ,  Joff Derluyn

发明人： Marleen Van Hove ,  Joff Derluyn

IPC分类号： H01L21/28 ,  H01L27/092 ,  H01L21/335

CPC分类号： H01L21/28587

摘要： A method for manufacturing a III-V CMOS device is disclosed. The device includes a first and second main contact and a control contact. In one aspect, the method includes providing the control contact by using damascene processing. The method thus allows obtaining a control contact with a length of between about 20 nm and 5 μm and with good Schottky behavior. Using low-resistive materials such as Cu allows reducing the gate resistance thus improving the high-frequency performance of the III-V CMOS device.

摘要翻译： 公开了一种用于制造III-V CMOS器件的方法。 该装置包括第一和第二主触点和控制触点。 一方面，该方法包括通过使用镶嵌加工来提供控制接触。 因此，该方法允许获得具有约20nm和5μm之间的长度并具有良好肖特基行为的控制接触。 使用诸如Cu的低电阻材料可以降低栅极电阻，从而提高III-V CMOS器件的高频性能。

公开(公告)号：US20080006845A1

公开(公告)日：2008-01-10

申请号：US11759091

申请日：2007-06-06

申请人： Joff Derluyn ,  Steven Boeykens ,  Marianne Germain ,  Gustaaf Borghs

发明人： Joff Derluyn ,  Steven Boeykens ,  Marianne Germain ,  Gustaaf Borghs

IPC分类号： H01L29/812 ,  H01L21/338

CPC分类号： H01L29/66431 ,  H01L29/2003 ,  H01L29/7787

摘要： A method is disclosed for producing Group III-N field-effect devices, such as HEMT, MOSHFET, MISHFET or MESFET devices, comprising two active layers, e.g. a GaN/AlGaN layer. The method produces an enhancement mode device of this type, i.e. a normally-off device, by providing a passivation layer on the AlGaN layer, etching a hole in the passivation layer and not in the layers underlying the passivation layer, and depositing the gate contact in the hole, while the source and drain are deposited directly on the passivation layer. The characteristics of the active layers and/or of the gate are chosen such that no two-dimensional electron gas layer is present underneath the gate, when a zero voltage is applied to the gate. A device with this behavior is also disclosed.

摘要翻译： 公开了用于生产III-N族场效应器件的方法，例如HEMT，MOSHFET，MISHFET或MESFET器件，包括两个有源层， GaN / AlGaN层。 该方法通过在AlGaN层上提供钝化层，蚀刻钝化层中的孔而不是在钝化层下面的层中产生这种类型的增强型器件，即常关器件，并沉积栅极接触 在孔中，源极和漏极直接沉积在钝化层上。 选择有源层和/或栅极的特性，使得当将零电压施加到栅极时，在栅极下方不存在二维电子气层。 还公开了具有这种行为的装置。

公开(公告)号：US09230803B2

公开(公告)日：2016-01-05

申请号：US14232933

申请日：2012-07-06

申请人： Joff Derluyn ,  Stefan Degroote ,  Marianne Germain

发明人： Joff Derluyn ,  Stefan Degroote ,  Marianne Germain

IPC分类号： H01L21/338 ,  H01L21/02 ,  H01L29/06 ,  H01L29/778 ,  H01L29/66 ,  H01L29/20

CPC分类号： H01L29/0649 ,  H01L21/02538 ,  H01L21/0254 ,  H01L21/02636 ,  H01L21/30612 ,  H01L21/31051 ,  H01L21/76202 ,  H01L21/76213 ,  H01L21/76224 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/66431 ,  H01L29/778 ,  H01L29/7787

摘要： Disclosed are methods of growing III-V epitaxial layers on a substrate, semiconductor structures thus obtained, and devices comprising such semiconductor structures. An example semiconductor substrate includes a substrate and a buffer layer on top of the substrate, where a conductive path is present between the substrate and buffer layer. A conductive path may be present in the conductive interface, and the conductive path may be interrupted by one or more local electrical isolations. The local electrical isolation(s) may be positioned with the device such that at least one of the local electrical isolation(s) is located between a high voltage terminal and a low voltage terminal of the device.

摘要翻译： 公开了在衬底上生长III-V外延层的方法，如此获得的半导体结构以及包括这种半导体结构的器件。 示例性半导体衬底包括衬底和衬底顶部的缓冲层，其中在衬底和缓冲层之间存在导电路径。 导电路径可能存在于导电界面中，并且导电路径可被一个或多个局部电隔离中断。 局部电气隔离可以与设备一起定位，使得局部电气隔离中的至少一个位于设备的高压端子和低电压端子之间。

公开(公告)号：US07772055B2

公开(公告)日：2010-08-10

申请号：US12365719

申请日：2009-02-04

申请人： Marianne Germain ,  Joff Derluyn ,  Maarten Leys

发明人： Marianne Germain ,  Joff Derluyn ,  Maarten Leys

IPC分类号： H01L21/338

CPC分类号： H01L29/802 ,  H01L29/2003 ,  H01L29/452 ,  H01L29/66462 ,  H01L29/7787 ,  H01L2924/13063

摘要： The present invention recites a new method for manufacturing Group III-N field-effect devices, such as HEMT, MOSHFET, MISHFET devices or MESFET devices, grown by Metal-Organic Vapor Phase Expitaxy, with higher performance (power), by covering the surface with a thin SiN layer on the top AlGaN layer, in the reactor where the growth takes place at high temperature, prior cooling down the structure and loading the sample out of the reactor, as well as a method to produce some HEMT transistors on those heterostructures, by depositing the contact on the surface without any removal of the SiN layer by MOCVD. The present invention recites also a device.

摘要翻译： 本发明阐述了通过覆盖表面来制造具有更高性能（功率）的通过金属 - 有机蒸气相膨胀生长的III-N族场效应器件的新方法，例如HEMT，MOSHFET，MISHFET器件或MESFET器件 在顶部AlGaN层上的薄SiN层，在高温下生长的反应器中，先冷却结构并将样品从反应器中装载，以及在这些异质结构上产生一些HEMT晶体管的方法 通过在表面上沉积接触而不用MOCVD去除SiN层。 本发明还提出了一种装置。

公开(公告)号：US20100012977A1

公开(公告)日：2010-01-21

申请号：US12502960

申请日：2009-07-14

申请人： Joff Derluyn ,  Farid Medjdoub ,  Marianne Germain

发明人： Joff Derluyn ,  Farid Medjdoub ,  Marianne Germain

IPC分类号： H01L29/778 ,  H01L21/335 ,  H01L21/30

CPC分类号： H01L29/778 ,  H01L21/28008 ,  H01L23/291 ,  H01L23/3171 ,  H01L29/0657 ,  H01L29/2003 ,  H01L29/41766 ,  H01L29/42316 ,  H01L29/4236 ,  H01L29/42364 ,  H01L29/517 ,  H01L29/66431 ,  H01L29/66462 ,  H01L29/7783 ,  H01L29/7787 ,  H01L2924/0002 ,  H01L2924/00

摘要： A semiconductor device is disclosed. In one aspect, the device has a first and second active layer on a substrate, the second active layer having a higher bandgap than the first active layer, being substantially Ga-free and including at least Al−. The device has a gate insulating layer on a part of the second active layer formed by thermal oxidation of a part of the second active layer. The device has a gate electrode on at least a part of the gate insulating layer and a source electrode and drain electrode on the second active layer. The device has, when in operation and when the gate and source electrode are at the same voltage, a two-dimensional electron gas layer between the first and second active layer only outside the location of the gate electrode and not at the location of the gate electrode.

摘要翻译： 公开了一种半导体器件。 在一个方面，所述器件在衬底上具有第一和第二有源层，所述第二有源层具有比所述第一有源层更高的带隙，其基本上不含Ga且至少包括Al-。 该器件在通过第二有源层的一部分的热氧化形成的第二有源层的一部分上具有栅极绝缘层。 该器件在栅极绝缘层的至少一部分上具有栅电极，在第二有源层上具有源电极和漏电极。 该器件在工作时以及当栅极和源极电极处于相同电压时，具有位于第一和第二有源层之间的二维电子气体层，位于栅电极位置之外且不在栅极位置处 电极。

公开(公告)号：US20060006414A1

公开(公告)日：2006-01-12

申请号：US11174343

申请日：2005-06-29

申请人： Marianne Germain ,  Joff Derluyn ,  Maarten Leys

发明人： Marianne Germain ,  Joff Derluyn ,  Maarten Leys

IPC分类号： H01L31/0328 ,  H01L21/3205

CPC分类号： H01L29/802 ,  H01L29/2003 ,  H01L29/452 ,  H01L29/66462 ,  H01L29/7787 ,  H01L2924/13063

摘要： The present invention recites a new method for manufacturing Group III-N field-effect devices, such as HEMT, MOSHFET, MISHFET devices or MESFET devices, grown by Metal-Organic Vapor Phase Expitaxy, with higher performance (power), by covering the surface with a thin SiN layer on the top AlGaN layer, in the reactor where the growth takes place at high temperature, prior cooling down the structure and loading the sample out of the reactor, as well as a method to produce some HEMT transistors on those heterostructures, by depositing the contact on the surface without any removal of the SiN layer by MOCVD. The present invention recites also a device.

摘要翻译： 本发明阐述了通过覆盖表面来制造具有更高性能（功率）的通过金属 - 有机蒸气相膨胀生长的III-N族场效应器件的新方法，例如HEMT，MOSHFET，MISHFET器件或MESFET器件 在顶部AlGaN层上的薄SiN层，在高温下生长的反应器中，先冷却结构并将样品从反应器中装载，以及在这些异质结构上产生一些HEMT晶体管的方法 通过在表面上沉积接触而不用MOCVD去除SiN层。 本发明还提出了一种装置。

公开(公告)号：US09543424B2

公开(公告)日：2017-01-10

申请号：US14232942

申请日：2012-07-06

申请人： Joff Derluyn ,  Stefan Degroote ,  Marianne Germain

发明人： Joff Derluyn ,  Stefan Degroote ,  Marianne Germain

IPC分类号： H01L29/778 ,  H01L29/66 ,  H01L29/20 ,  H01L29/10

CPC分类号： H01L29/778 ,  H01L29/1066 ,  H01L29/2003 ,  H01L29/66431 ,  H01L29/66462 ,  H01L29/7786

摘要： Disclosed are methods of growing III-V epitaxial layers on a substrate, a semiconductor structure comprising a substrate, a device comprising such a semiconductor structure, and an electronic circuit. Group III-nitride devices, such as, for example, high-electron-mobility transistors, may include a two-dimensional electron gas (2DEG) between two active layers. For example, the 2DEG may be between a GaN layer and a AlGaN layer. These transistors may work in depletion-mode operation, which means the channel has to be depleted to turn the transistor off. For certain applications, such as, for example, power switching or integrated logic, negative polarity gate supply is undesired. Transistors may then work in enhancement mode (E-mode).

摘要翻译： 公开了在衬底上生长III-V外延层的方法，包括衬底的半导体结构，包括这种半导体结构的器件和电子电路。 III族氮化物器件，例如高电子迁移率晶体管，可以包括两个有源层之间的二维电子气（2DEG）。 例如，2DEG可以在GaN层和AlGaN层之间。 这些晶体管可以在耗尽模式操作中工作，这意味着通道必须耗尽以使晶体管关断。 对于某些应用，例如功率开关或集成逻辑，负极性栅极电源是不期望的。 晶体管然后可以在增强模式（E模式）下工作。

公开(公告)号：US08492261B2

公开(公告)日：2013-07-23

申请号：US12689952

申请日：2010-01-19

申请人： Marleen Van Hove ,  Joff Derluyn

发明人： Marleen Van Hove ,  Joff Derluyn

IPC分类号： H01L21/28 ,  H01L21/3205

CPC分类号： H01L21/28587

摘要： A method for manufacturing a III-V CMOS device is disclosed. The device includes a first and second main contact and a control contact. In one aspect, the method includes providing the control contact by using damascene processing. The method thus allows obtaining a control contact with a length of between about 20 nm and 5 μm and with good Schottky behavior. Using low-resistive materials such as Cu allows reducing the gate resistance thus improving the high-frequency performance of the III-V CMOS device.

摘要翻译： 公开了一种用于制造III-V CMOS器件的方法。 该装置包括第一和第二主触点和控制触点。 一方面，该方法包括通过使用镶嵌加工来提供控制接触。 因此，该方法允许获得长度在约20nm和5μm之间并具有良好肖特基行为的控制接触。 使用诸如Cu的低电阻材料可以降低栅极电阻，从而提高III-V CMOS器件的高频性能。

公开(公告)号：US08062931B2

公开(公告)日：2011-11-22

申请号：US12447867

申请日：2007-11-20

申请人： Anne Lorenz ,  Joff Derluyn ,  Joachim John

发明人： Anne Lorenz ,  Joff Derluyn ,  Joachim John

IPC分类号： H01L21/00

CPC分类号： H01L29/66462 ,  H01L29/2003 ,  H01L29/7787 ,  Y10S438/958

摘要： In the preferred embodiments, a method to reduce gate leakage and dispersion of group III-nitride field effect devices covered with a thin in-situ SiN layer is provided. This can be obtained by introducing a second passivation layer on top of the in-situ SiN-layer, in combination with cleaning of the in-situ SiN before gate deposition and before deposition of the second passivation layer.

摘要翻译： 在优选实施例中，提供了一种减少覆盖有薄的原位SiN层的III族氮化物场效应器件的栅极泄漏和分散的方法。 这可以通过在原位SiN层的顶部上引入第二钝化层，以及在栅极沉积之前和在沉积第二钝化层之前的原位SiN的清洁的组合来获得。

公开(公告)号：US20100090251A1

公开(公告)日：2010-04-15

申请号：US12447867

申请日：2007-11-20

申请人： Anne Lorenz ,  Joff Derluyn ,  Joachim John

发明人： Anne Lorenz ,  Joff Derluyn ,  Joachim John

IPC分类号： H01L29/778 ,  H01L21/335

CPC分类号： H01L29/66462 ,  H01L29/2003 ,  H01L29/7787 ,  Y10S438/958

摘要： In the preferred embodiments, a method to reduce gate leakage and dispersion of group III-nitride field effect devices covered with a thin in-situ SiN layer is provided. This can be obtained by introducing a second passivation layer on top of the in-situ SiN-layer, in combination with cleaning of the in-situ SiN before gate deposition and before deposition of the second passivation layer.

摘要翻译： 在优选实施例中，提供了一种减少覆盖有薄的原位SiN层的III族氮化物场效应器件的栅极泄漏和分散的方法。 这可以通过在原位SiN层的顶部上引入第二钝化层，以及在栅极沉积之前和在沉积第二钝化层之前的原位SiN的清洁的组合来获得。