公开(公告)号：US07307861B1

公开(公告)日：2007-12-11

申请号：US11647696

申请日：2006-12-28

申请人： Roger Bettman ,  Eric H. Voelkel

发明人： Roger Bettman ,  Eric H. Voelkel

IPC分类号： G11C15/00 ,  G11C11/00 ,  G11C7/10 ,  G11C7/06 ,  G06F12/00

CPC分类号： G11C15/04

摘要： A ternary content addressable memory (TCAM) cell (100) can include two memory elements (102-0 and 102-1) with a single bit line (106-0 and 106-1) per memory element. A TCAM cell (100) can also include a compare stack (104) and two word lines (114 and 116) that can connect to each memory element (102-0 and 102-1). The memory elements (102-0 and 102-1) can include SRAM type memory cells with one of two data terminals connected to a pre-write potential (Vpre, which can be a ground potential, or the like). Write operations can include pre-setting the data values of memory elements (102-0 and 102-1) to the pre-write potential prior to providing write data via the bit lines (106-0 and 106-1).

摘要翻译： 三元内容可寻址存储器（TCAM）单元（100）可以包括具有每个存储器元件的单个位线（106-0和106-1）的两个存储器元件（102-0和102-1）。 TCAM单元（100）还可以包括可连接到每个存储器元件（102-0和102-1）的比较堆栈（104）和两个字线（114和116）。 存储器元件（102-0和102-1）可以包括SRAM型存储器单元，其中两个数据端子中的一个连接到预写电位（Vpre，其可以是地电位等）。 在通过位线（106-0和106-1）提供写数据之前，写操作可以包括将存储元件（102-0和102-1）的数据值预先设置为预写电位。

公开(公告)号：US07254748B1

公开(公告)日：2007-08-07

申请号：US10685026

申请日：2003-10-14

申请人： Andrew J. Wright ,  Eric H. Voelkel ,  Srinivasan Venkatachary ,  Rochan Sankar

发明人： Andrew J. Wright ,  Eric H. Voelkel ,  Srinivasan Venkatachary ,  Rochan Sankar

IPC分类号： G06F11/00

CPC分类号： G06F11/1064

摘要： A CAM and method for operating a CAM are presented. Copies of a CAM database are duplicated and placed in a first set of CAM locations and a second set of CAM locations. An error detector is used to determine false matches in the case of soft errors within the entries producing those false matches. While the entries producing a match should have the same index location, errors might cause those match lines to have an offset. If so, the present CAM, through use of duplicative sets of CAM locations, will detect the offset and thereafter the values in each index location that produces a match, along with the corresponding parity or error detection encoding bit(s). If the parity or error detection encoding bit(s) indicate an error in a particular entry, then that error is located and the corresponding entry at the same index within the other, duplicative set of CAM locations is copied into the that erroneous entry. Since duplicative copies are by design placed into the first and second sets of CAM locations, whatever value exists in the opposing entry can be written into the erroneous entry to correct errors in that search location. The first and second sets of CAM locations are configurable to be duplicative or distinct in content, allowing error detection and correction to be performed at multiple user-specified granularities. The error detection and correction during search is backward compatible to interim parity scrubbing and ECC scan, as well as use of FNH bits set by a user or provider.

摘要翻译： 提出了CAM和CAM的操作方法。 CAM数据库的副本被复制并放置在第一组CAM位置和第二组CAM位置中。 误差检测器用于在产生这些假匹配的条目中的软错误的情况下确定错误匹配。 虽然产生匹配的条目应该具有相同的索引位置，但是错误可能导致这些匹配行具有偏移量。 如果是这样，通过使用CAM位置的重复集合，当前的CAM将检测偏移，然后检测产生匹配的每个索引位置中的值以及相应的奇偶校验或错误检测编码位。 如果奇偶校验或错误检测编码位指示特定条目中的错误，则该错误被定位，并且另一个重复的CAM位置集合中相同索引处的相应条目被复制到该错误条目中。 由于通过设计将重复副本放置在第一和第二组CAM位置中，所以相反条目中存在的任何值都可以被写入错误的条目中以纠正该搜索位置中的错误。 第一和第二组CAM位置可配置为内容重复或不同，允许以多个用户指定的粒度执行错误检测和校正。 搜索期间的错误检测和校正向后兼容到临时奇偶校验和ECC扫描，以及使用由用户或提供者设置的FNH位。

公开(公告)号：US06195277B1

公开(公告)日：2001-02-27

申请号：US09394232

申请日：1999-09-13

申请人： Stefan P. Sywyk ,  Eric H. Voelkel ,  Sow T. Chu

发明人： Stefan P. Sywyk ,  Eric H. Voelkel ,  Sow T. Chu

IPC分类号： G11C1500

CPC分类号： G11C15/04

摘要： According to one embodiment, a multiple signal detect circuit (100) can include a detect node (102) and a reference node (104). The potential of the detect node (102) can be discharged (or charged) at a rate that depends upon the number of active input signals (M1 to Mn). The potential of the reference node (104) can be discharged (or charged) at a reference rate. The reference rate can be greater than the rate at which the detect node (102) is discharged (or charged) when one input signal is activated, and less than the rate at which the detect node (102) is discharged (or charged) when two input signals are activated. A differential voltage between the detect node (102) and reference node (104) can be amplified by an amplifier (110).

摘要翻译： 根据一个实施例，多信号检测电路（100）可以包括检测节点（102）和参考节点（104）。 检测节点（102）的电位可以以取决于有效输入信号（M1至Mn）的数量的速率放电（或充电）。 参考节点（104）的电位可以以参考速率放电（或充电）。 当一个输入信号被激活时，参考速率可以大于检测节点（102）被放电（或充电）的速率，并且小于检测节点（102）被放电（或充电）时的速率，当 两个输入信号被激活。 检测节点（102）和参考节点（104）之间的差分电压可由放大器（110）放大。

公开(公告)号：US07173837B1

公开(公告)日：2007-02-06

申请号：US10931960

申请日：2004-08-31

申请人： Roger Bettman ,  Eric H. Voelkel

发明人： Roger Bettman ,  Eric H. Voelkel

IPC分类号： G11C15/00 ,  G11C11/00 ,  G11C8/00 ,  G06F13/00

CPC分类号： G11C15/04

摘要： A ternary content addressable memory (TCAM) cell (100) can include two memory elements (102-0 and 102-1) with a single bit line (106-0 and 106-1) per memory element. A TCAM cell (100) can also include a compare stack (104) and two word lines (114 and 116) that can connect to each memory element (102-0 and 102-1). The memory elements (102-0 and 102-1) can include SRAM type memory cells with one of two data terminals connected to a pre-write potential (Vpre, which can be a ground potential, or the like). Write operations can include pre-setting the data values of memory elements (102-0 and 102-1) to the pre-write potential prior to providing write data via the bit lines (106-0 and 106-1).

公开(公告)号：US06697275B1

公开(公告)日：2004-02-24

申请号：US10026141

申请日：2001-12-18

申请人： Stefan P. Sywyk ,  Eric H. Voelkel

发明人： Stefan P. Sywyk ,  Eric H. Voelkel

IPC分类号： G11C1500

CPC分类号： G11C29/12 ,  G11C15/00

摘要： A content addressable memory (CAM) (100) can include a number of CAM entries (102-0 to 102-n). Match indications from CAM entries (102-0 to 102-n) and mismatch indications from complementing circuits (106-0 and 106-n) can be supplied to a switching circuit (108). Mismatch indications can indicate if an entry mismatches data when compared with a comparand (104). In one mode of operation, a switching circuit (108) can provide match indications on a number of switch outputs (SW0 to SWn). In another mode of operation, switching circuit (108) can provide mismatch indications on a number of switch outputs (SW0 to SWn).

摘要翻译： 内容可寻址存储器（CAM）（100）可以包括多个CAM条目（102-0至102-n）。 可以将来自CAM条目（102-0至102-n）的匹配指示和来自补充电路（106-0和106-n）的失配指示提供给切换电路（108）。 与比较（104）比较时，不匹配指示可以指示条目是否与数据不匹配。 在一种操作模式中，切换电路（108）可以在多个开关输出（SW0至SWn）上提供匹配指示。 在另一种操作模式中，开关电路（108）可以在多个开关输出（SW0至SWn）上提供失配指示。

公开(公告)号：US06268807B1

公开(公告)日：2001-07-31

申请号：US09495764

申请日：2000-02-01

申请人： Michael H. Miller ,  Eric H. Voelkel

发明人： Michael H. Miller ,  Eric H. Voelkel

IPC分类号： H03M700

CPC分类号： G11C15/04

摘要： According to one embodiment, a priority encoder (PE)/read-only-memory (ROM) combination circuit (200) includes detect circuits (206-xy) and passgate circuits (208-xy) arranged into rows (202-x) and columns (202-y). Detect circuits (206-xy) of the same column can be activated by a corresponding input signal (M0 to M7). When a detect circuit (206-xy) of a column (202-y) is activated, the passgates (208-xy) of the same column are disabled, preventing any lower priority active input signals (M0 to M7) from propagating further into the circuit.

摘要翻译： 根据一个实施例，优先级编码器（PE）/只读存储器（ROM）组合电路（200）包括布置成行（202-x）的检测电路（206-xy）和通行电路（208-xy） 列（202-y）。 可以通过相应的输入信号（M0至M7）激活同一列的检测电路（206-xy）。 当列（202-y）的检测电路（206-xy）被激活时，同一列的通行（208-xy）被禁用，防止任何较低优先级的有效输入信号（M0至M7）进一步传播 电路。

公开(公告)号：US07084672B1

公开(公告)日：2006-08-01

申请号：US10873608

申请日：2004-06-22

申请人： Anita X. Meng ,  Eric H. Voelkel

发明人： Anita X. Meng ,  Eric H. Voelkel

IPC分类号： G11C7/00

CPC分类号： G11C7/067 ,  G11C15/04

摘要： A sense amplifier for a content addressable memory (CAM) device can utilize charge sharing between a match line and a pseudo-supply line to indicate a mis-match indication. A sense amplifier (200) can include match line (202) that can be precharged to a high supply potential (VCC), a sense node (206), and a pseudo-VSS (PVSS) line (204) that can be precharged to a low supply potential (VSS). In a match result, match line (202) can remain precharged, keeping sense device (P2) turned off, and sense node (206) remains low, generating a low output signal (SAOUT). In a mis-match result, match line (202) and sense node (206) can be equalized. A resulting drop in match line (202) potential can turn on sense device (P2), and sense node (206) can be pulled high. As a result, output signal (SAOUT) can be driven high.

摘要翻译： 用于内容可寻址存储器（CAM）设备的读出放大器可以利用匹配线和伪供电线之间的电荷共享来指示不匹配指示。 读出放大器（200）可以包括可以预充电到高电源电位（VCC）的匹配线（202），感测节点（206）和可以预充电到的虚拟VSS（PVSS）线（204） 低电位（VSS）。 在匹配结果中，匹配线（202）可以保持预充电，保持感测装置（P 2）关闭，并且感测节点（206）保持低电平，产生低输出信号（SAOUT）。 在错误匹配结果中，匹配线（202）和感测节点（206）可以相等。 匹配线（202）电位的所得下降可以导通感测装置（P 2），并且感测节点（206）可被拉高。 因此，输出信号（SAOUT）可以被驱动为高电平。

公开(公告)号：US06504740B1

公开(公告)日：2003-01-07

申请号：US09904326

申请日：2001-07-12

申请人： Eric H. Voelkel

发明人： Eric H. Voelkel

IPC分类号： G11C1500

CPC分类号： G11C15/00

摘要： A content addressable memory that may have reduced charge consumption when switching compare lines is disclosed. According to one embodiment, a content addressable memory (CAM) (300) with paired compare lines (CMP and CMP\) can include an equalization circuit (320) between the two compare lines (CMP and CMP\). An equalization circuit (320) can enter a low-impedance mode when an equalization control signal (EQU\) is in one state and enter a high-impedance mode when an equalization control signal (EQU\) is in another state. An equalization control signal (EQU\) may be governed by an output pulse of a transition detector (312).

摘要翻译： 公开了当切换比较线时可能具有降低的电荷消耗的内容可寻址存储器。 根据一个实施例，具有成对比较线（CMP和CMP \）的内容可寻址存储器（CAM）（300）可以包括两条比较线（CMP和CMP1）之间的均衡电路（320）。 当均衡控制信号（EQU \）处于一个状态时，当均衡控制信号（EQU1）处于另一状态时，均衡电路（320）可进入低阻模式，并进入高阻模式。 均衡控制信号（EQU1）可以由转换检测器（312）的输出脉冲控制。

公开(公告)号：US06420990B1

公开(公告)日：2002-07-16

申请号：US09272710

申请日：1999-03-19

申请人： Eric H. Voelkel

发明人： Eric H. Voelkel

IPC分类号： H03M136

CPC分类号： G06F7/74 ,  G11C15/00

摘要： A combinational encoder (100) according to one embodiment is disclosed. The combinational encoder (100) can be used with an address encoder (300) to provide a compact priority encoder. The combinational encoder (300) receives a number of input signals (MATCH_IN0-MATCH_IN3) and provides a like number of output signals (MATCH_OUT0-MATCH_OUT3). Unlike a conventional priority encoder, which activates a single output signal in response to various input signal combinations, the combinational encoder (100) provides multiple active output signals in response to particular combinations of input signals. When applied to an appropriate address encoder (300), the multiple active output signals generate address values reflecting the desired priority of the input signals.

摘要翻译： 公开了根据一个实施例的组合编码器（100）。 组合编码器（100）可以与地址编码器（300）一起使用以提供紧凑的优先级编码器。 组合编码器（300）接收多个输入信号（MATCH_IN0-MATCH_IN3）并提供相同数目的输出信号（MATCH_OUT0-MATCH_OUT3）。 与响应于各种输入信号组合激活单个输出信号的常规优先级编码器不同，组合编码器（100）响应于输入信号的特定组合提供多个有效输出信号。 当施加到适当的地址编码器（300）时，多个有效输出信号产生反映输入信号所需优先级的地址值。

公开(公告)号：US06253280B1

公开(公告)日：2001-06-26

申请号：US09273422

申请日：1999-03-19

申请人： Eric H. Voelkel

发明人： Eric H. Voelkel

IPC分类号： G06F1200

CPC分类号： G11C15/04

摘要： A content addressable memory (CAM) that is capable of providing multiple word matching is disclosed. According to one embodiment, a CAM (200) includes a word array (206) of data word registers (208-0 to 208-ni). Each data word register (208-0 to 208-ni) provides a word match value (MATCH0-MATCHni) that indicates if an applied comparand value is the same as a data word stored within a data word register (208-0 to 208-ni). Word match values (MATCH0-MATCHni) are received by a match detect circuit (202) that provides a number of encoding values (ENC0-ENCni). In a single word match mode, a comparand value is applied and the encoding values (ENC0-ENCni) can represent single word match values. In a multiple word match mode, a sequence of comparand values are applied and the resulting word match values stored. The resulting encoding values (ENC0-ENCni) can represent the logical combination of multiple word match values.

摘要翻译： 公开了能够提供多个字匹配的内容可寻址存储器（CAM）。 根据一个实施例，CAM（200）包括数据字寄存器（208-0至208-ni）的字阵列（206）。 每个数据字寄存器（208-0至208-ni）提供一个字匹配值（MATCH0-MATCHni），该字匹配值指示所应用的比较值是否与存储在数据字寄存器（208-0至208- ni）。 字匹配值（MATCH0-MATCHni）由提供多个编码值（ENC0-ENCni）的匹配检测电路（202）接收。 在单字匹配模式中，应用比较值，编码值（ENC0-ENCni）可以表示单字匹配值。 在多字匹配模式中，应用比较值序列，并存储结果字匹配值。 所得到的编码值（ENC0-ENCni）可以表示多个字匹配值的逻辑组合。