公开(公告)号：US10242418B2

公开(公告)日：2019-03-26

申请号：US13993696

申请日：2011-11-21

申请人： Nikos Kaburlasos ,  Eric C. Samson

发明人： Nikos Kaburlasos ,  Eric C. Samson

IPC分类号： G06T1/20 ,  G09G5/36 ,  G06F1/32 ,  G06F1/26 ,  G06F1/3203 ,  G06F1/324 ,  G06F1/3234 ,  G06F1/3287

摘要： Power gating a portion of a graphics processor may be used to improve performance or to achieve a power budget. A processor granularity, such as a slice or subslice, may be gated.

公开(公告)号：US20140204101A1

公开(公告)日：2014-07-24

申请号：US13997206

申请日：2011-11-30

申请人： Murali Ramadoss ,  Eric C. Samson

发明人： Murali Ramadoss ,  Eric C. Samson

IPC分类号： G06T1/20

CPC分类号： G09G5/18 ,  G06F1/324 ,  G06F1/3265 ,  G06F3/14 ,  G06T1/20 ,  G06T1/60 ,  G09G2330/021 ,  G09G2340/0435 ,  Y02D10/126 ,  Y02D10/153 ,  Y02D50/20

摘要： Examples are disclosed for adjusting a performance state of a graphics subsystem and/or a processor based on a comparison of an average frame rate to a target frame rate and also based on whether the graphics subsystem is in a burst mode or sustained mode of operation.

摘要翻译： 公开了用于基于平均帧速率与目标帧速率的比较以及基于图形子系统是否处于突发模式或持续操作模式来调整图形子系统和/或处理器的性能状态的示例。

公开(公告)号：US20140095904A1

公开(公告)日：2014-04-03

申请号：US13631679

申请日：2012-09-28

申请人： Avinash N. Ananthakrishnan ,  Julien Fefe Sebot ,  Jay D. Schwartz ,  Stephen H. Gunther ,  Eric C. Samson

发明人： Avinash N. Ananthakrishnan ,  Julien Fefe Sebot ,  Jay D. Schwartz ,  Stephen H. Gunther ,  Eric C. Samson

IPC分类号： G06F1/32

CPC分类号： G06F1/3293 ,  G06F1/3206 ,  G06F1/324 ,  G06F1/3287 ,  Y02D10/122 ,  Y02D10/126 ,  Y02D10/171

摘要： A processor is described that includes a plurality of execution cores. The processor also includes power management circuitry to dynamically determine a number of the execution cores that, when active, will cause the processor to operate in a substantially linear power consumption vs. frequency region of operation such that performance gain as a function of power consumption increase with the number of cores is higher as compared to any other number of active execution cores within an established power envelope.

摘要翻译： 描述了包括多个执行核心的处理器。 处理器还包括电源管理电路，用于动态地确定许多执行核心，当激活时，这些核心将使处理器在基本上线性的功率消耗与频率操作区域中工作，使得作为功率消耗的功能的性能增益 与所建立的功率范围内的任何其他数量的主动执行核心相比，核心数量更高。

公开(公告)号：US20130179709A1

公开(公告)日：2013-07-11

申请号：US13782578

申请日：2013-03-01

申请人： Avinash N. Ananthakrishnan ,  Efraim Rotem ,  Doron Rajwan ,  Jeremy J. Shrall ,  Eric C. Samson ,  Eliezer Wiessmann ,  Ryan Wells

发明人： Avinash N. Ananthakrishnan ,  Efraim Rotem ,  Doron Rajwan ,  Jeremy J. Shrall ,  Eric C. Samson ,  Eliezer Wiessmann ,  Ryan Wells

IPC分类号： G06F1/32

CPC分类号： G06F1/324 ,  G06F1/26 ,  G06F1/30 ,  G06F1/3203 ,  G06F1/3234 ,  G06F1/3243 ,  G06F13/14 ,  Y02D10/126

摘要： In one embodiment, the present invention includes a method for determining that a non-core domain of a multi-domain processor is not operating at a frequency requested by the non-core domain, sending a request from the non-core domain to a power controller to reduce a frequency of a core domain of the multi-domain processor, and responsive to the request, reducing the core domain frequency. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括一种用于确定多域处理器的非核心域不以非核域所请求的频率操作的方法，将来自非核心域的请求发送到功率 控制器降低多域处理器核心域的频率，并响应请求，降低核心域频率。 描述和要求保护其他实施例。

公开(公告)号：US20120179927A1

公开(公告)日：2012-07-12

申请号：US13335738

申请日：2011-12-22

申请人： Inder M. Sodhi ,  Alon Naveh ,  Doron Rajwan ,  Ryan D. Wells ,  Eric C. Samson

发明人： Inder M. Sodhi ,  Alon Naveh ,  Doron Rajwan ,  Ryan D. Wells ,  Eric C. Samson

IPC分类号： G06F1/32

CPC分类号： G06F3/0625 ,  G06F1/3206 ,  G06F1/3278 ,  G06F1/3287 ,  G06F3/0634 ,  G06F3/0673 ,  Y02D10/157 ,  Y02D10/171

摘要： Embodiments of systems, apparatuses, and methods for energy efficiency and energy conservation including enabling autonomous hardware-based deep power down of devices are described. In one embodiment, a system includes a device, a static memory, and a power control unit coupled with the device and the static memory. The system further includes a deep power down logic of the power control unit to monitor a status of the device, and to transfer the device to a deep power down state when the device is idle. In the system, the device consumes less power when in the deep power down state than in the idle state.

摘要翻译： 描述了能量效率和能量节约的系统，装置和方法的实施例，包括实现设备的自主的基于硬件的深度断电。 在一个实施例中，系统包括与设备和静态存储器耦合的设备，静态存储器和功率控制单元。 该系统还包括功率控制单元的深度掉电逻辑，用于监视设备的状态，并且当设备空闲时将设备传送到深度断电状态。 在系统中，当处于深功率关闭状态时，器件消耗的功率小于空闲状态。

公开(公告)号：US07698575B2

公开(公告)日：2010-04-13

申请号：US10814425

申请日：2004-03-30

申请人： Eric C. Samson

发明人： Eric C. Samson

IPC分类号： G06F1/00 ,  G06F1/26 ,  G06F1/32 ,  G06T1/00

CPC分类号： G06F1/324 ,  G06F1/3228 ,  Y02D10/126

摘要： A processor is provided with a workload that has a real-time demand. A processor clock frequency requirement is set for the processor, based on a deadline margin for the real-time demand. Other embodiments are also described and claimed.

摘要翻译： 处理器具有实时需求的工作负载。 基于实时需求的最终期限，为处理器设置处理器时钟频率要求。 还描述和要求保护其他实施例。

公开(公告)号：US07581129B2

公开(公告)日：2009-08-25

申请号：US11747392

申请日：2007-05-11

申请人： Eric C. Samson ,  Aditya Navale

发明人： Eric C. Samson ,  Aditya Navale

IPC分类号： G06F1/32

CPC分类号： G06F1/3296 ,  G06F1/3218 ,  G06F1/3237 ,  G06F1/324 ,  Y02D10/126 ,  Y02D10/128 ,  Y02D10/172 ,  Y02D50/20

摘要： A method includes detecting a trigger condition, and in response to detecting the trigger condition, reducing a voltage applied to a graphics controller component of a memory controller. The reduction in voltage may cause the voltage to be reduced below a voltage level required to maintain context information in the graphics controller component.

摘要翻译： 一种方法包括检测触发条件，并且响应于检测到触发条件，降低施加到存储器控制器的图形控制器组件的电压。 电压的降低可能导致电压降低到维持图形控制器组件内的上下文信息所需的电压水平。

公开(公告)号：US20090193274A1

公开(公告)日：2009-07-30

申请号：US12419090

申请日：2009-04-06

申请人： Leslie E. Cline ,  Siripong Sritanyaratana ,  Alon Naveh ,  Shai Rotem ,  Eric C. Samson ,  Michael N. Derr

发明人： Leslie E. Cline ,  Siripong Sritanyaratana ,  Alon Naveh ,  Shai Rotem ,  Eric C. Samson ,  Michael N. Derr

IPC分类号： G06F1/32 ,  G06F12/00 ,  G06F13/00

CPC分类号： G06F12/0835 ,  G06F2212/1028 ,  Y02D10/13

摘要： Systems and methods of managing power provide for placing a processor in a non-snoopable state, where the processor is associated with a system memory. One or more data transfers between a controller and the system memory can be serviced while the processor is in the non-snoopable state. In one embodiment, it is determined that the processor has flushed an internal cache of the processor to the system memory before placing the processor in the non-snoopable state.

摘要翻译： 管理电源的系统和方法提供将处理器置于不可窥探状态，其中处理器与系统存储器相关联。 当处理器处于非可窥探状态时，可以在控制器和系统存储器之间进行一个或多个数据传输。 在一个实施例中，在将处理器置于非可窥探状态之前，确定处理器将处理器的内部高速缓冲器刷新到系统存储器。

公开(公告)号：US07343502B2

公开(公告)日：2008-03-11

申请号：US10899530

申请日：2004-07-26

申请人： Eric C. Samson ,  Aditya Navale ,  Leslie E. Cline

发明人： Eric C. Samson ,  Aditya Navale ,  Leslie E. Cline

IPC分类号： G06F1/26

CPC分类号： G06F1/3225

摘要： Embodiments of the present invention provide a method and apparatus for conserving power in an electronic device. In particular, embodiments of the present invention dynamically place the memory in self-refresh and chipset clock circuits in power down mode while keeping the isochronous streams (such as display) updated and servicing bus master cycles in a power savings mode.

摘要翻译： 本发明的实施例提供了一种用于在电子设备中节省功率的方法和装置。 特别地，本发明的实施例将存储器动态地将自刷新和芯片组时钟电路放置在断电模式中，同时保持同步流（例如显示）被更新并且在节电模式下维持总线主控周期。

公开(公告)号：US09400545B2

公开(公告)日：2016-07-26

申请号：US13335738

申请日：2011-12-22

申请人： Inder M. Sodhi ,  Alon Naveh ,  Doron Rajwan ,  Ryan D. Wells ,  Eric C. Samson

发明人： Inder M. Sodhi ,  Alon Naveh ,  Doron Rajwan ,  Ryan D. Wells ,  Eric C. Samson

IPC分类号： G06F1/32

CPC分类号： G06F3/0625 ,  G06F1/3206 ,  G06F1/3278 ,  G06F1/3287 ,  G06F3/0634 ,  G06F3/0673 ,  Y02D10/157 ,  Y02D10/171

摘要： Embodiments of systems, apparatuses, and methods for energy efficiency and energy conservation including enabling autonomous hardware-based deep power down of devices are described. In one embodiment, a system includes a device, a static memory, and a power control unit coupled with the device and the static memory. The system further includes a deep power down logic of the power control unit to monitor a status of the device, and to transfer the device to a deep power down state when the device is idle. In the system, the device consumes less power when in the deep power down state than in the idle state.

摘要翻译： 描述了能量效率和能量节约的系统，装置和方法的实施例，包括实现设备的自主的基于硬件的深度断电。 在一个实施例中，系统包括与设备和静态存储器耦合的设备，静态存储器和功率控制单元。 该系统还包括功率控制单元的深度掉电逻辑，用于监视设备的状态，并且当设备空闲时将设备传送到深度断电状态。 在系统中，当处于深功率关闭状态时，器件消耗的功率小于空闲状态。