公开(公告)号：US20140034610A1

公开(公告)日：2014-02-06

申请号：US13567507

申请日：2012-08-06

申请人： James P. Fazio ,  David K. Foote ,  James D. Getty

发明人： James P. Fazio ,  David K. Foote ,  James D. Getty

IPC分类号： H05H1/24 ,  B44C1/22

CPC分类号： H01L21/67742 ,  C23C16/458 ,  C23C16/4582 ,  C23C16/4583 ,  C23C16/4585 ,  H01L21/67745 ,  H01L21/67748 ,  H01L21/67751 ,  H01L21/68735 ,  H01L21/68771

摘要： Apparatus and methods for plasma processing workpieces of different diameters. The apparatus includes a lift plate having an outer perimeter, an opening inside of the outer perimeter, and a gap extending between the opening and the outer perimeter. The lift plate includes annular rims of different inner diameters and that are configured to respectively support the first and second workpieces.

摘要翻译： 用于等离子体处理不同直径工件的装置和方法。 该装置包括具有外周边的提升板，外周边的内部的开口以及在开口和外周之间延伸的间隙。 提升板包括不同内径的环形轮辋，并且构造成分别支撑第一和第二工件。

公开(公告)号：US20110000882A1

公开(公告)日：2011-01-06

申请号：US12496369

申请日：2009-07-01

申请人： David K. Foote ,  James D. Getty

发明人： David K. Foote ,  James D. Getty

IPC分类号： C23F1/00

CPC分类号： G11B5/855 ,  H01J37/32431

摘要： Apparatus and methods for simultaneously supporting multiple workpieces inside a processing space of a plasma processing system for simultaneous two-sided plasma processing. The apparatus may be a fixture having a carrier plate configured to be supported inside the processing space and a plurality of first openings extending through the thickness of the carrier plate. The carrier plate is configured to contact each of the workpieces over an annular region at an outer peripheral edge so that the first and second sides of each of the workpieces is exposed to the plasma through a respective one of said plurality of first openings.

摘要翻译： 用于同时支撑等离子体处理系统的处理空间内的多个工件的装置和方法，用于同时进行双面等离子体处理。 该装置可以是具有被配置为被支撑在处理空间内的承载板和穿过承载板的厚度延伸的多个第一开口的固定装置。 承载板构造成在外周边缘的环形区域上接触每个工件，使得每个工件的第一和第二侧面通过所述多个第一开口中的相应一个暴露于等离子体。

公开(公告)号：US06406960B1

公开(公告)日：2002-06-18

申请号：US09433041

申请日：1999-10-25

申请人： Dawn M. Hopper ,  David K. Foote ,  Bharath Rangarajan ,  Arvind Halliyal

发明人： Dawn M. Hopper ,  David K. Foote ,  Bharath Rangarajan ,  Arvind Halliyal

IPC分类号： H01L218247

CPC分类号： H01L29/66825 ,  H01L21/28273 ,  H01L29/42332 ,  Y10S438/954

摘要： A process for fabricating an ONO layer in a non-volatile memory device including the steps of forming a first silicon oxide layer, a silicon-rich silicon nitride layer and a second silicon oxide layer. The silicon-rich silicon nitride layer is formed by either a PECVD process, an LPCVD, or an RTCVD process. The silicon-rich silicon nitride layer effectively holds electrical charge making the ONO layer particularly useful as a floating gate electrode in a two-bit EEPROM device.

摘要翻译： 一种用于在非易失性存储器件中制造ONO层的工艺，包括形成第一氧化硅层，富硅氮化硅层和第二氧化硅层的步骤。 富硅氮化硅层通过PECVD工艺，LPCVD或RTCVD工艺形成。 富含硅的氮化硅层有效地保持电荷，使得ONO层在二位EEPROM器件中作为浮栅电极特别有用。

公开(公告)号：US06248628B1

公开(公告)日：2001-06-19

申请号：US09426430

申请日：1999-10-25

申请人： Arvind Halliyal ,  David K. Foote ,  Hideki Komori ,  Kenneth W. Au

发明人： Arvind Halliyal ,  David K. Foote ,  Hideki Komori ,  Kenneth W. Au

IPC分类号： H01L21336

CPC分类号： H01L29/7923 ,  H01L21/28282

摘要： A process for fabricating an ONO floating-gate electrode in a two-bit EEPROM device includes providing a semiconductor substrate and thermally growing a first silicon oxide layer overlying the semiconductor substrate. A thermal anneal is performed after growing the first silicon oxide layer in an ambient atmosphere of at least one of nitric oxide, nitrous oxide and ammonia. In this regard, nitrogen is incorporated into the first silicon oxide layer which leads to a better performance and a higher quality of the ONO structure. A silicon nitride layer is formed to overlie the first silicon oxide layer; and a second layer of silicon oxide is formed to overlie the silicon nitride layer to complete the ONO structure.

摘要翻译： 在2位EEPROM器件中制造ONO浮栅电极的工艺包括提供半导体衬底和热生长覆盖半导体衬底的第一氧化硅层。 在氧化氮，一氧化二氮和氨中的至少一种的环境气氛中生长第一氧化硅层之后进行热退火。 在这方面，氮被并入到第一氧化硅层中，导致ONO结构的更好的性能和更高的质量。 形成氮化硅层以覆盖第一氧化硅层; 并且形成第二层氧化硅以覆盖氮化硅层以完成ONO结构。

公开(公告)号：US06218292B1

公开(公告)日：2001-04-17

申请号：US08993126

申请日：1997-12-18

申请人： David K. Foote

发明人： David K. Foote

IPC分类号： H01L214763

CPC分类号： H01L21/0276 ,  H01L21/0332 ,  Y10S430/151 ,  Y10S438/952

摘要： Photolithographic processing is enhanced by employing a composite comprising two bottom anti-reflective coatings, wherein the extinction coefficient (k) of the upper anti-reflective coating is less than that of the underlying anti-reflective coating. The use of a composite bottom anti-reflective coating comprising partially transparent upper anti-reflective coating substantially reduces reflective notching in the photoresist layer, particularly when employing i-line or deep UV irradiation to obtain sub 0.35 &mgr;m features.

摘要翻译： 通过使用包含两个底部抗反射涂层的复合材料来增强光刻处理，其中上部抗反射涂层的消光系数（k）小于下面的抗反射涂层的消光系数（k）。 使用包含部分透明的上部抗反射涂层的复合底部抗反射涂层基本上减少了光致抗蚀剂层中的反射性切口，特别是当使用i线或深度UV照射以获得0.35μm以下的特征时。

公开(公告)号：US06207502B1

公开(公告)日：2001-03-27

申请号：US09426255

申请日：1999-10-25

申请人： Kenneth Au ,  David K. Foote ,  Steven K. Park ,  Fei Wang ,  Bharath Rangarajan

发明人： Kenneth Au ,  David K. Foote ,  Steven K. Park ,  Fei Wang ,  Bharath Rangarajan

IPC分类号： H01L218247

CPC分类号： H01L27/11568

摘要： A process for fabricating a MONOS type Flash cell device having a periphery field oxide region and a bit-line region includes providing a semiconductor substrate and growing a barrier silicon oxide layer to overlie semiconductor substrate. Thereafter, a thick silicon nitride layer is formed to overlie the barrier silicon oxide layer. A mask and etch are performed at the periphery of the MONOS type cell to form a trench in the semiconductor substrate. The periphery field oxide region is formed by depositing silicon oxide to fill the trench. Thereafter, a mask and etch are performed at the core of the MONOS cell to form a trench in the semiconductor substrate. The bit-line oxide region is formed by depositing silicon oxide to fill the trench. Thereafter, the thick silicon nitride layer is removed. Since the periphery field oxide region and bit-line region are formed before the thick nitride layer is removed, the formation of an unwanted bird's beak is reduced.

摘要翻译： 一种制造具有外围场氧化物区域和位线区域的MONOS型闪存单元器件的工艺包括：提供半导体衬底并生长覆盖半导体衬底的势垒氧化硅层。 此后，形成厚的氮化硅层以覆盖阻挡氧化硅层。 在MONOS型电池的外围进行掩模和蚀刻，以在半导体衬底中形成沟槽。 通过沉积氧化硅以填充沟槽而形成外围场氧化物区域。 此后，在MONOS单元的核心处进行掩模和蚀刻，以在半导体衬底中形成沟槽。 位线氧化物区域通过沉积氧化硅以填充沟槽而形成。 此后，去除厚的氮化硅层。 由于在去除厚氮化物层之前形成外围场氧化物区域和位线区域，所以不希望的鸟喙形成减少。

公开(公告)号：US6114235A

公开(公告)日：2000-09-05

申请号：US924571

申请日：1997-09-05

申请人： David K. Foote ,  Minh Van Ngo ,  Christopher F. Lyons ,  Fei Wang ,  Raymond T. Lee ,  William G. En ,  Susan H. Chen ,  Darin A. Chan

发明人： David K. Foote ,  Minh Van Ngo ,  Christopher F. Lyons ,  Fei Wang ,  Raymond T. Lee ,  William G. En ,  Susan H. Chen ,  Darin A. Chan

IPC分类号： H01L21/027 ,  H01L21/311 ,  H01L21/314 ,  H01L21/768 ,  H01L21/44

CPC分类号： H01L21/0276 ,  H01L21/31144 ,  H01L21/76802 ,  H01L21/76829 ,  H01L21/7684 ,  H01L21/3145 ,  Y10S438/945

摘要： A multipurpose cap layer serves as a bottom anti-reflective coating (BARC) during the formation of a resist mask, a hardmask during subsequent etching processes, a hardened surface during subsequent deposition and planarization processes, and optionally as a diffusion barrier to mobile ions from subsequently deposited materials.

摘要翻译： 在形成抗蚀剂掩模，后续蚀刻工艺期间的硬掩模，随后的沉积和平坦化工艺期间的硬化表面，以及任选地作为对移动离子的扩散阻挡层，多功能盖层用作底部抗反射涂层（BARC） 随后沉积材料。

公开(公告)号：US6063665A

公开(公告)日：2000-05-16

申请号：US986463

申请日：1997-12-08

申请人： Nicholas H. Tripsas ,  David K. Foote

发明人： Nicholas H. Tripsas ,  David K. Foote

IPC分类号： H01L21/265 ,  H01L21/336

CPC分类号： H01L29/6659 ,  H01L21/2652

摘要： A system and method for providing a small device formed on a semiconductor is disclosed. The method and system include controlling the surface by providing a very thin oxide layer and providing a shallow implant through the very thin oxide layer.

摘要翻译： 公开了一种用于提供形成在半导体上的小型器件的系统和方法。 该方法和系统包括通过提供非常薄的氧化物层并通过非常薄的氧化物层提供浅的植入来控制表面。

公开(公告)号：US6022799A

公开(公告)日：2000-02-08

申请号：US993828

申请日：1997-12-18

申请人： David K. Foote ,  Minh Van Ngo ,  Darin A. Chan

发明人： David K. Foote ,  Minh Van Ngo ,  Darin A. Chan

IPC分类号： H01L21/027 ,  H01L21/312 ,  H01L21/314 ,  H01L21/768 ,  H01L21/8247

CPC分类号： H01L21/76895 ,  H01L21/0276 ,  H01L21/3121 ,  H01L21/3145

摘要： A local interconnection to a device region in/on a substrate is formed by depositing either silicon oxynitride or silicon oxime as an etch stop layer, at a temperature of less than about 480.degree. C. to increase the hot carrier injection (HCI) lifetime of the resulting semiconductor device. A dielectric layer is then deposited over the etch stop layer and through-holes are etched exposing the etch stop layer using a first etching process. A second etching process is then conducted, which etches through the etch stop layer exposing at least one device region. The resulting through-hole is then filled with conductive material(s) to form a local interconnection.

摘要翻译： 通过在小于约480℃的温度下沉积硅氧氮化物或硅肟作为蚀刻停止层来形成与衬底中/之上的器件区域的局部互连，以增加热载流子注入（HCI）寿命 得到的半导体器件。 然后将介电层沉积在蚀刻停止层上，并且使用第一蚀刻工艺蚀刻暴露蚀刻停止层的通孔。 然后进行第二蚀刻工艺，其蚀刻通过蚀刻停止层暴露至少一个器件区域。 然后将所形成的通孔用导电材料填充以形成局部互连。

公开(公告)号：US5989957A

公开(公告)日：1999-11-23

申请号：US859761

申请日：1997-05-21

申请人： Minh Van Ngo ,  Sunil Mehta ,  David K. Foote

发明人： Minh Van Ngo ,  Sunil Mehta ,  David K. Foote

IPC分类号： C23C16/30 ,  H01L21/314 ,  H01L21/768 ,  H01L27/115 ,  H01L21/8247 ,  H01L21/4763

CPC分类号： H01L27/115 ,  C23C16/308 ,  H01L21/3145 ,  H01L21/76895 ,  Y10S438/97

摘要： A semiconductor memory device such as a flash Electrically Erasable Programmable Read-Only Memory (Flash EEPROM) includes a floating gate with high data retention. A tungsten damascene local interconnect structure includes a silicon oxynitride etch stop layer which is formed using Plasma Enhanced Chemical Vapor Deposition (PECVD) at a temperature of at least 480.degree. C. such that the etch stop layer has a very low concentration of hydrogen ions. The minimization of hydrogen ions, which constitute mobile positive charge carriers, in the etch stop layer, minimizes recombination of the hydrogen ions with electrons on the floating gate, and thereby maximizes data retention of the device.

摘要翻译： 诸如闪存电可擦除可编程只读存储器（闪存EEPROM）的半导体存储器件包括具有高数据保持的浮动栅极。 钨镶嵌局部互连结构包括在至少480℃的温度下使用等离子体增强化学气相沉积（PECVD）形成的氮氧化硅蚀刻停止层，使得蚀刻停止层具有非常低的氢离子浓度。 在蚀刻停止层中构成移动正电荷载流子的氢离子的最小化最小化氢离子与浮动栅极上的电子的复合，从而使器件的数据保持最大化。