公开(公告)号：US08879636B2

公开(公告)日：2014-11-04

申请号：US12154783

申请日：2008-05-27

申请人： Carl Norman Graham ,  Seow Chuan Lim ,  Aris Aristodemou ,  John R. M. Mason ,  Tim Hall ,  Yazid Nemouchi ,  Kar-Lik Wong

发明人： Carl Norman Graham ,  Seow Chuan Lim ,  Aris Aristodemou ,  John R. M. Mason ,  Tim Hall ,  Yazid Nemouchi ,  Kar-Lik Wong

IPC分类号： H04N7/12 ,  H04N21/2662 ,  H04N19/12 ,  H04N19/172 ,  H04N19/103 ,  H04N19/156 ,  H04N19/176 ,  H04N19/189

CPC分类号： H04N7/26244 ,  H04N19/103 ,  H04N19/12 ,  H04N19/156 ,  H04N19/172 ,  H04N19/176 ,  H04N19/189 ,  H04N21/2662

摘要： Methods and apparatus for adaptive encoding of data such as for example video data. In one exemplary embodiment, a real-time video encoder is disclosed that changes video encoding processes to produce the best quality encoded video while maintaining a target encoding frame rate, according to one or more operating constraints.

摘要翻译： 数据的自适应编码的方法和装置，例如视频数据。 在一个示例性实施例中，公开了实时视频编码器，其根据一个或多个操作约束来改变视频编码处理以产生最佳质量编码视频，同时保持目标编码帧速率。

公开(公告)号：US08212823B2

公开(公告)日：2012-07-03

申请号：US11528325

申请日：2006-09-28

申请人： Carl Norman Graham ,  Kar-Lik Wong ,  Simon Jones ,  Aris Aristodemou

发明人： Carl Norman Graham ,  Kar-Lik Wong ,  Simon Jones ,  Aris Aristodemou

IPC分类号： G06T13/00

CPC分类号： G06F9/3867 ,  G06F9/30003 ,  G06F9/30018 ,  G06F9/30032 ,  G06F9/30076 ,  G06F9/3802 ,  G06F9/3808 ,  G06F9/3875 ,  G06F9/3877 ,  G06F9/3885 ,  G06F9/3893 ,  G06F9/3897 ,  G06F13/28 ,  G06T3/4007 ,  H04N19/117 ,  H04N19/14 ,  H04N19/176 ,  H04N19/182 ,  H04N19/43 ,  H04N19/436 ,  H04N19/523 ,  H04N19/61 ,  H04N19/82 ,  H04N19/86

摘要： A data path for a SIMD-based microprocessor is used to perform different simultaneous filter sub-operations in parallel data lanes of the SIMD-based microprocessor. Filter operations for sub-pixel interpolation are performed simultaneously on separate lanes of the SIMD processor's data path. Using a dedicated internal data path, precision higher than the native precision of the SIMD unit may be achieved. Through the data path according to this invention, a single instruction may be used to generate the value of two adjacent sub-pixels located diagonally with respect to integer pixel positions.

摘要翻译： 用于基于SIMD的微处理器的数据路径用于在基于SIMD的微处理器的并行数据通道中执行不同的同时滤波子操作。 在SIMD处理器的数据路径的独立通道上同时执行子像素内插的滤波操作。 使用专用的内部数据路径，可以实现高于SIMD单元的本地精度的精度。 通过根据本发明的数据路径，可以使用单个指令来产生相对于整数像素位置对角定位的两个相邻子像素的值。

公开(公告)号：US07747088B2

公开(公告)日：2010-06-29

申请号：US11528327

申请日：2006-09-28

申请人： Carl Norman Graham ,  Kar-Lik Wong ,  Simon Jones ,  Aris Aristodemou ,  Yazid Nemouchi

发明人： Carl Norman Graham ,  Kar-Lik Wong ,  Simon Jones ,  Aris Aristodemou ,  Yazid Nemouchi

IPC分类号： G06K9/36 ,  G06K9/40 ,  H04B1/66

CPC分类号： G06F9/3867 ,  G06F9/30003 ,  G06F9/30018 ,  G06F9/30032 ,  G06F9/30076 ,  G06F9/3802 ,  G06F9/3808 ,  G06F9/3875 ,  G06F9/3877 ,  G06F9/3885 ,  G06F9/3893 ,  G06F9/3897 ,  G06F13/28 ,  G06T3/4007 ,  H04N19/117 ,  H04N19/14 ,  H04N19/176 ,  H04N19/182 ,  H04N19/43 ,  H04N19/436 ,  H04N19/523 ,  H04N19/61 ,  H04N19/82 ,  H04N19/86

摘要： Two pairs of deblock instructions for performing deblock filtering on a horizontal row of pixels according to the H.264 (MPEG 4 part 10) and VC1 video codec algorithms. The first instruction of each pair has three 128-bit operands comprising the 16-bit components of a horizontal line of 8 pixels crossing a vertical block edge between pixels 4 and 5 in a YUV image, a series of filter threshold parameters, and a 128-bit destination operand for storing the output of the first instruction. The second instruction of each pair accepts the same 16-bit components as its first input, the output of the first instruction as its second input and a destination operand for storing an output of the second instruction as its third input. The instruction pairs are intended for use with the H.264 or VC1 video codecs respectively.

摘要翻译： 用于根据H.264（MPEG 4第10部分）和VC1视频编解码算法在水平行像素上进行去块滤波的两对去块指令。 每对的第一条指令具有三个128位操作数，它们包括横穿YUV图像中的像素4和5之间的垂直方块边缘的8个像素的水平线的16位分量，一系列滤波器阈值参数和128个 用于存储第一指令的输出的位数目的地操作数。 每对的第二条指令接受与其第一个输入相同的16位元件，第一个指令的输出作为其第二个输入，以及一个目标操作数，用于存储第二个指令的输出作为其第三个输入。 指令对分别用于H.264或VC1视频编解码器。

公开(公告)号：US08006069B2

公开(公告)日：2011-08-23

申请号：US11973173

申请日：2007-10-05

申请人： Simon Jones ,  Carl Norman Graham ,  Kar-Lik Wong

发明人： Simon Jones ,  Carl Norman Graham ,  Kar-Lik Wong

IPC分类号： G06F15/76 ,  G06F15/80

CPC分类号： G06F9/3879 ,  G06F9/30003 ,  G06F9/30145 ,  G06F15/8015

摘要： Inter-processor communication systems and methods that define within the instruction set of the microprocessor a command for directing the microprocessor to relinquish control over at least one of the microprocessor's internal registers. The microprocessor may then signal a communication interface that collects data from external sources. The communication interface takes control over the internal register released by the microprocessor and inputs the collected external data directly into the internal register of the microprocessor. Once data is place into the internal register, control of that register may be returned to the microprocessor.

摘要翻译： 处理器间通信系统和方法，其在微处理器的指令集内定义用于指示微处理器放弃对微处理器的内部寄存器中的至少一个的控制的命令。 然后，微处理器可以向从外部源收集数据的通信接口发出信号。 通信接口控制由微处理器释放的内部寄存器，并将收集的外部数据直接输入微处理器的内部寄存器。 一旦将数据放入内部寄存器，该寄存器的控制可能会返回到微处理器。

公开(公告)号：US07971042B2

公开(公告)日：2011-06-28

申请号：US11528338

申请日：2006-09-28

申请人： Carl Norman Graham ,  Simon Jones ,  Seow Chuan Lim ,  Yazid Nemouchi ,  Kar-Lik Wong ,  Aris Aristodemou

发明人： Carl Norman Graham ,  Simon Jones ,  Seow Chuan Lim ,  Yazid Nemouchi ,  Kar-Lik Wong ,  Aris Aristodemou

IPC分类号： G06F9/30

CPC分类号： G06F9/3867 ,  G06F9/30003 ,  G06F9/30018 ,  G06F9/30032 ,  G06F9/30076 ,  G06F9/3802 ,  G06F9/3808 ,  G06F9/3875 ,  G06F9/3877 ,  G06F9/3885 ,  G06F9/3893 ,  G06F9/3897 ,  G06F13/28 ,  G06T3/4007 ,  H04N19/117 ,  H04N19/14 ,  H04N19/176 ,  H04N19/182 ,  H04N19/43 ,  H04N19/436 ,  H04N19/523 ,  H04N19/61 ,  H04N19/82 ,  H04N19/86

摘要： Systems and methods for recording instruction sequences in a microprocessor having a dynamically decoupleable extended instruction pipeline. A record instruction including a record start address is sent to the extended pipeline. The extended pipeline thus begins recording the subsequent instruction sequence at the specified address until an end record instruction is encountered. The end record instruction is recorded as the last instruction in the sequence. The main pipeline may then call the instruction sequence by sending a run instruction including the start address for the desired sequence to the extended pipeline. This run instruction causes the extended pipeline to begin autonomously executing the recorded sequence until the end record instruction is encountered. This instruction causes the extended pipeline to cease autonomous execution and to return to executing instructions supplied by the main pipeline.

摘要翻译： 用于在具有动态解耦的扩展指令流水线的微处理器中记录指令序列的系统和方法。 包含记录开始地址的记录指令被发送到扩展流水线。 因此，扩展流水线开始在指定地址记录后续指令序列，直到遇到结束记录指令。 结束记录指令被记录为序列中的最后一条指令。 然后，主流水线可以通过向扩展流水线发送包括所需序列的起始地址的运行指令来调用指令序列。 该运行指令使扩展流水线开始自动执行记录的序列，直到遇到结束记录指令。 该指令使扩展流水线停止自主执行并返回到主流水线提供的执行指令。

公开(公告)号：US20080291995A1

公开(公告)日：2008-11-27

申请号：US12154783

申请日：2008-05-27

申请人： Carl Norman Graham ,  Seow Chuan Lim ,  Aris Aristodemou ,  John R.M. Mason ,  Tim Hall ,  Yazid Nemouchi ,  Kar-Lik Wong

发明人： Carl Norman Graham ,  Seow Chuan Lim ,  Aris Aristodemou ,  John R.M. Mason ,  Tim Hall ,  Yazid Nemouchi ,  Kar-Lik Wong

IPC分类号： H04N7/26

CPC分类号： H04N7/26244 ,  H04N19/103 ,  H04N19/12 ,  H04N19/156 ,  H04N19/172 ,  H04N19/176 ,  H04N19/189 ,  H04N21/2662

摘要： Methods and apparatus for adaptive encoding of data such as for example video data. In one exemplary embodiment, a real-time video encoder is disclosed that changes video encoding processes to produce the best quality encoded video whilst maintaining a target encoding frame rate, according to one or more operating constraints.

摘要翻译： 数据的自适应编码的方法和装置，例如视频数据。 在一个示例性实施例中，公开了实时视频编码器，其根据一个或多个操作约束改变视频编码处理以产生最佳质量编码视频，同时保持目标编码帧速率。

公开(公告)号：US20080086626A1

公开(公告)日：2008-04-10

申请号：US11973173

申请日：2007-10-05

申请人： Simon Jones ,  Carl Norman Graham ,  Kar-Lik Wong

发明人： Simon Jones ,  Carl Norman Graham ,  Kar-Lik Wong

IPC分类号： G06F15/163 ,  G06F9/30

CPC分类号： G06F9/3879 ,  G06F9/30003 ,  G06F9/30145 ,  G06F15/8015

摘要： Inter-processor communication systems and methods that define within the instruction set of the microprocessor a command for directing the microprocessor to relinquish control over at least one of the microprocessor's internal registers. The microprocessor may then signal a communication interface that collects data from external sources. The communication interface takes control over the internal register released by the microprocessor and inputs the collected external data directly into the internal register of the microprocessor. Once data is place into the internal register, control of that register may be returned to the microprocessor.

摘要翻译： 处理器间通信系统和方法，其在微处理器的指令集内定义用于指示微处理器放弃对微处理器的内部寄存器中的至少一个的控制的命令。 然后，微处理器可以向从外部源收集数据的通信接口发出信号。 通信接口控制由微处理器释放的内部寄存器，并将收集的外部数据直接输入微处理器的内部寄存器。 一旦将数据放入内部寄存器，该寄存器的控制可能会返回到微处理器。