公开(公告)号：US20080145993A1

公开(公告)日：2008-06-19

申请号：US12036319

申请日：2008-02-25

申请人： Robert J. Gauthier ,  Junjun Li ,  Souvick Mitra ,  Mahmoud A. Mousa ,  Christopher Stephen Putnam

发明人： Robert J. Gauthier ,  Junjun Li ,  Souvick Mitra ,  Mahmoud A. Mousa ,  Christopher Stephen Putnam

IPC分类号： H01L21/8228

CPC分类号： H01L29/7436 ,  H01L21/84 ,  H01L27/0262 ,  H01L27/1203

摘要： A silicon control rectifier, a method of making the silicon control rectifier and the use of the silicon control rectifier as an electrostatic discharge protection device of an integrated circuit. The silicon control rectifier includes a silicon body formed in a silicon layer in direct physical contact with a buried oxide layer of a silicon-on-insulator substrate, a top surface of the silicon layer defining a horizontal plane; and an anode of the silicon control rectifier formed in a first region of the silicon body and a cathode of the silicon control rectifier formed in an opposite second region of the silicon body, wherein a path of current flow between the anode and the cathode is only in a single horizontal direction parallel to the horizontal plane.

摘要翻译： 硅控制整流器，制造硅控制整流器的方法和使用硅控制整流器作为集成电路的静电放电保护器件。 硅控制整流器包括形成在硅层中的硅体，其与绝缘体上硅衬底的掩埋氧化物层直接物理接触，硅层的顶表面限定水平面; 并且形成在硅体的第一区域中的硅控制整流器的阳极和形成在硅体的相对的第二区域中的硅控制整流器的阴极，其中阳极和阴极之间的电流路径仅为 在平行于水平面的单个水平方向上。

公开(公告)号：US20080050880A1

公开(公告)日：2008-02-28

申请号：US11931634

申请日：2007-10-31

申请人： Michel Abou-Khalil ,  Robert Gauthier ,  Hongmei Li ,  Junjun Li ,  Souvick Mitra ,  Christopher Putnam

发明人： Michel Abou-Khalil ,  Robert Gauthier ,  Hongmei Li ,  Junjun Li ,  Souvick Mitra ,  Christopher Putnam

IPC分类号： H01L21/336

CPC分类号： H01L29/6659 ,  H01L29/41733 ,  H01L29/41775 ,  H01L29/458 ,  H01L29/6653 ,  H01L29/7833 ,  H01L29/78621 ,  H01L2924/0002 ,  H01L2924/00

摘要： The present invention provides a method in which a low-resistance connection between the MOS channel and silicided source/drain regions is provided that has an independence from the extension ion implant process as well as device overlap capacitance. The method of the present invention broadly includes selectively removing outer spacers of an MOS structure and then selectively plating a metallic or intermetallic material on exposed portions of a semiconductor substrate that were previously protected by the outer spacers. The present invention also provides a semiconductor structure that is formed utilizing the method. The semiconductor structure includes a low-resistance connection between the silicided source/drain regions and the channel regions which includes a selectively plated metallic or intermetallic material.

摘要翻译： 本发明提供了一种方法，其中提供了与扩展离子注入工艺无关的MOS沟道和硅化源极/漏极区之间的低电阻连接以及器件重叠电容。 本发明的方法广泛地包括选择性地去除MOS结构的外部间隔物，然后在先前由外部间隔物保护的半导体衬底的暴露部分上选择性地镀覆金属或金属间化合物。 本发明还提供了利用该方法形成的半导体结构。 半导体结构包括硅化源/漏区和沟道区之间的低电阻连接，其包括选择性镀金属或金属间化合物。

公开(公告)号：US20070262345A1

公开(公告)日：2007-11-15

申请号：US11781370

申请日：2007-07-23

申请人： Robert Gauthier ,  Junjun Li ,  Souvick Mitra ,  Mahmoud Mousa ,  Christopher Putnam

发明人： Robert Gauthier ,  Junjun Li ,  Souvick Mitra ,  Mahmoud Mousa ,  Christopher Putnam

IPC分类号： H01L21/02 ,  H01L29/66

CPC分类号： H01L29/7436 ,  H01L21/84 ,  H01L27/0262 ,  H01L27/1203

摘要： A silicon control rectifier, a method of making the silicon control rectifier and the use of the silicon control rectifier as an electrostatic discharge protection device of an integrated circuit. The silicon control rectifier includes a silicon body formed in a silicon layer in direct physical contact with a buried oxide layer of a silicon-on-insulator substrate, a top surface of the silicon layer defining a horizontal plane; and an anode of the silicon control rectifier formed in a first region of the silicon body and a cathode of the silicon control rectifier formed in an opposite second region of the silicon body, wherein a path of current flow between the anode and the cathode is only in a single horizontal direction parallel to the horizontal plane.

摘要翻译： 硅控制整流器，制造硅控制整流器的方法和使用硅控制整流器作为集成电路的静电放电保护器件。 硅控制整流器包括形成在硅层中的硅体，其与绝缘体上硅衬底的掩埋氧化物层直接物理接触，硅层的顶表面限定水平面; 并且形成在硅体的第一区域中的硅控制整流器的阳极和形成在硅体的相对的第二区域中的硅控制整流器的阴极，其中阳极和阴极之间的电流路径仅为 在平行于水平面的单个水平方向上。

公开(公告)号：US20070201173A1

公开(公告)日：2007-08-30

申请号：US11276411

申请日：2006-02-28

申请人： Albert Chu ,  Robert Gauthier ,  Junjun Li ,  Thomas Wyckoff

发明人： Albert Chu ,  Robert Gauthier ,  Junjun Li ,  Thomas Wyckoff

IPC分类号： H02H9/00

CPC分类号： H01L27/0266

摘要： An apparatus for protecting an integrated circuit from electrostatic discharge (ESD) includes an RC trigger device configured between a pair of power rails, a first control path coupled to the RC trigger device, and a second control path coupled to the RC trigger device. A power clamp is configured between the power rails for discharging current from an ESD event, the power clamp having an input coupled to outputs of the first and second control paths, the power clamp independently controllable by the first and second control paths. The first and second control paths are further configured to prevent the power clamp from reactivating following an initial deactivation of the power clamp.

摘要翻译： 用于保护集成电路免受静电放电（ESD）的装置包括RC触发装置，其配置在耦合到RC触发装置的一对电源轨，第一控制路径和耦合到RC触发装置的第二控制路径之间。 功率钳被配置在用于从ESD事件放电的电源轨之间，功率钳具有耦合到第一和第二控制路径的输出的输入，功率钳由第一和第二控制路径独立地控制。 第一和第二控制路径还被配置为防止在电源钳的初始去激活之后电源钳位被重新激活。

公开(公告)号：US20070170512A1

公开(公告)日：2007-07-26

申请号：US11275638

申请日：2006-01-20

申请人： Robert Gauthier, Jr. ,  Junjun Li ,  Souvick Mitra ,  Mahmoud Mousa ,  Christopher Putnam

发明人： Robert Gauthier, Jr. ,  Junjun Li ,  Souvick Mitra ,  Mahmoud Mousa ,  Christopher Putnam

IPC分类号： H01L23/62

CPC分类号： H01L29/7436 ,  H01L21/84 ,  H01L27/0262 ,  H01L27/1203

摘要： Disclosed are a silicon control rectifier, a method of making the silicon control rectifier and the use of the silicon control rectifier as an electrostatic discharge protection device of an integrated circuit. The silicon control rectifier includes a silicon body formed in a silicon layer in direct physical contact with a buried oxide layer of a silicon-on-insulator substrate, a top surface of the silicon layer defining a horizontal plane; and an anode of the silicon control rectifier formed in a first region of the silicon body and a cathode of the silicon control rectifier formed in an opposite second region of the silicon body, wherein a path of current flow between the anode and the cathode is only in a single horizontal direction parallel to the horizontal plane.

摘要翻译： 公开了一种硅控制整流器，制造硅控制整流器的方法和使用硅控整流器作为集成电路的静电放电保护器件。 硅控制整流器包括形成在硅层中的硅体，其与绝缘体上硅衬底的掩埋氧化物层直接物理接触，硅层的顶表面限定水平面; 并且形成在硅体的第一区域中的硅控制整流器的阳极和形成在硅体的相对的第二区域中的硅控制整流器的阴极，其中阳极和阴极之间的电流路径仅为 在平行于水平面的单个水平方向上。

公开(公告)号：US09219056B2

公开(公告)日：2015-12-22

申请号：US13431347

申请日：2012-03-27

申请人： William F. Clark, Jr. ,  Robert J. Gauthier, Jr. ,  Junjun Li

发明人： William F. Clark, Jr. ,  Robert J. Gauthier, Jr. ,  Junjun Li

IPC分类号： H01L27/06 ,  H01L21/20 ,  H01L21/33 ,  H01L27/02 ,  H01L21/8249 ,  H01L21/84 ,  H01L29/06 ,  H01L27/12

CPC分类号： H01L27/0262 ,  G06F17/5072 ,  H01L21/8249 ,  H01L21/845 ,  H01L27/0255 ,  H01L27/06 ,  H01L27/1211 ,  H01L29/06

摘要： Device structures, design structures, and fabrication methods for passive devices that may be used as electrostatic discharge protection devices in fin-type field-effect transistor integrated circuit technologies. A portion of a device layer of a semiconductor-on-insulator substrate is patterned to form a device region. A well of a first conductivity type is formed in the epitaxial layer and the device region. A doped region of a second conductivity type is formed in the well and defines a junction with a portion of the well. The epitaxial layer includes an exterior sidewall spaced from an exterior sidewall of the device region. Another portion of the device layer may be patterned to form fins for fin-type field-effect transistors.

摘要翻译： 无源器件的器件结构，设计结构和制造方法可用作鳍式场效应晶体管集成电路技术中的静电放电保护器件。 将绝缘体上半导体衬底的器件层的一部分图案化以形成器件区域。 在外延层和器件区域中形成第一导电类型的阱。 在阱中形成第二导电类型的掺杂区域并且限定与阱的一部分的结。 外延层包括与器件区域的外侧壁间隔开的外侧壁。 可以对器件层的另一部分进行构图以形成翅片型场效应晶体管的鳍片。

公开(公告)号：US09058995B2

公开(公告)日：2015-06-16

申请号：US13440514

申请日：2012-04-05

申请人： Robert J. Gauthier, Jr. ,  Junjun Li ,  Alain Loiseau

发明人： Robert J. Gauthier, Jr. ,  Junjun Li ,  Alain Loiseau

IPC分类号： H01L21/00 ,  H01L29/66 ,  H01L27/02 ,  H01L29/74 ,  H01L29/45 ,  H01L29/78 ,  H01L29/06

CPC分类号： H01L27/027 ,  H01L29/0692 ,  H01L29/456 ,  H01L29/7436 ,  H01L29/7824 ,  H01L29/7835

摘要： Device structures, design structures, and fabrication methods for a drain-extended metal-oxide-semiconductor (DEMOS) transistor. A first well of a first conductivity type and a second well of a second conductivity type are formed in a device region. The first and second wells are juxtaposed to define a p-n junction. A first doped region of the first conductivity type and a doped region of the second conductivity type are in the first well. The first doped region of the first conductivity type is separated from the second well by a first portion of the first well. The doped region of the second conductivity type is separated from the second well by a second portion of the first well. A second doped region of the first conductivity type, which is in the second well, is separated by a portion of the second well from the first and second portions of the first well.

摘要翻译： 漏极延伸金属氧化物半导体（DEMOS）晶体管的器件结构，设计结构和制造方法。 第一导电类型的第一阱和第二导电类型的第二阱形成在器件区域中。 第一和第二井并列以定义p-n结。 第一导电类型的第一掺杂区域和第二导电类型的掺杂区域位于第一阱中。 第一导电类型的第一掺杂区域与第一阱的第一部分与第二阱分离。 第二导电类型的掺杂区域与第一阱的第二部分与第二阱分离。 在第二阱中的第一导电类型的第二掺杂区域由第一阱的第一和第二部分的第二阱的一部分分开。

公开(公告)号：US08815654B2

公开(公告)日：2014-08-26

申请号：US11762811

申请日：2007-06-14

申请人： Robert J. Gauthier, Jr. ,  Junjun Li ,  Souvick Mitra ,  Mahmoud A Mousa ,  Christopher S. Putnam

发明人： Robert J. Gauthier, Jr. ,  Junjun Li ,  Souvick Mitra ,  Mahmoud A Mousa ,  Christopher S. Putnam

IPC分类号： H01L21/84 ,  H01L27/02

CPC分类号： H01L27/0262

摘要： A Silicon on Insulator (SOI) Integrated Circuit (IC) chip with devices such as a vertical Silicon Controlled Rectifier (SCR), vertical bipolar transistors, a vertical capacitor, a resistor and/or a vertical pinch resistor and method of making the device(s). The devices are formed in a seed hole through the SOI surface layer and insulator layer to the substrate. A buried diffusion, e.g., N-type, is formed through the seed hole in the substrate. A doped epitaxial layer is formed on the buried diffusion and may include multiple doped layers, e.g., a P-type layer and an N-type layer. Polysilicon, e.g., P-type, may be formed on the doped epitaxial layer. Contacts to the buried diffusion are formed in a contact liner.

摘要翻译： 具有诸如垂直硅控制整流器（SCR），垂直双极晶体管，垂直电容器，电阻器和/或垂直钳位电阻器等器件的绝缘体硅（SOI）集成电路（IC）芯片及其制造方法 s）。 器件通过SOI表面层和绝缘体层形成在晶种孔中。 通过衬底中的种子孔形成例如N型的掩埋扩散。 掺杂的外延层形成在掩埋扩散层上，并且可以包括多个掺杂层，例如P型层和N型层。 可以在掺杂的外延层上形成多晶硅，例如P型。 与埋入扩散部的接触形成在接触衬里中。

公开(公告)号：US20140183753A1

公开(公告)日：2014-07-03

申请号：US13733243

申请日：2013-01-03

申请人： John J. Ellis-Monaghan ,  Michael J. Hauser ,  Zhong-Xiang He ,  Junjun Li ,  Xuefeng Liu ,  Anthony K. Stamper

发明人： John J. Ellis-Monaghan ,  Michael J. Hauser ,  Zhong-Xiang He ,  Junjun Li ,  Xuefeng Liu ,  Anthony K. Stamper

IPC分类号： H01L27/04 ,  H01L21/36

CPC分类号： B81C1/00301 ,  B81B7/007 ,  B81B2207/094 ,  B81C1/00246 ,  B81C2203/0714 ,  B81C2203/0742 ,  H01L21/84 ,  H01L27/1203

摘要： A semiconductor fabrication is described, wherein a MOS device and a MEMS device is fabricated simultaneously in the BEOL process. A silicon layer is deposited and etched to form a silicon film for a MOS device and a lower silicon sacrificial film for a MEMS device. A conductive layer is deposited atop the silicon layer and etched to form a metal gate and a first upper electrode. A dielectric layer is deposited atop the conductive layer and vias are formed in the dielectric layer. Another conductive layer is deposited atop the dielectric layer and etched to form a second upper electrode and three metal electrodes for the MOS device. Another silicon layer is deposited atop the other conductive layer and etched to form an upper silicon sacrificial film for the MEMS device. The upper and lower silicon sacrificial films are then removed via venting holes.

摘要翻译： 描述了半导体制造，其中在BEOL工艺中同时制造MOS器件和MEMS器件。 沉积并蚀刻硅层以形成用于MOS器件的硅膜和用于MEMS器件的下硅牺牲膜。 导电层沉积在硅层顶部并被蚀刻以形成金属栅极和第一上电极。 介电层沉积在导电层顶上，并且通孔形成在电介质层中。 另一个导电层沉积在电介质层顶上并被蚀刻以形成用于MOS器件的第二上电极和三个金属电极。 另一硅层沉积在另一导电层的顶上，并被蚀刻以形成用于MEMS器件的上硅牺牲膜。 然后通过排气孔去除上部和下部硅牺牲膜。

公开(公告)号：US08759194B2

公开(公告)日：2014-06-24

申请号：US13455732

申请日：2012-04-25

申请人： Robert J. Gauthier, Jr. ,  Jeffrey B. Johnson ,  Junjun Li

发明人： Robert J. Gauthier, Jr. ,  Jeffrey B. Johnson ,  Junjun Li

IPC分类号： H01L21/76

CPC分类号： H01L27/1211 ,  G06F17/5068 ,  H01L21/3086 ,  H01L21/845

摘要： Device structures, design structures, and fabrication methods for fin-type field-effect transistor integrated circuit technologies. First and second fins, which constitute electrodes of the device structure, are each comprised of a first semiconductor material. The second fin is formed adjacent to the first fin to define a gap separating the first and second fins. Positioned in the gap is a layer comprised of a second semiconductor material.

摘要翻译： 鳍式场效应晶体管集成电路技术的器件结构，设计结构和制造方法。 构成器件结构的电极的第一和第二鳍片均由第一半导体材料构成。 第二翅片邻近第一翅片形成以限定分隔第一和第二翅片的间隙。 位于间隙中的是由第二半导体材料构成的层。