公开(公告)号：US6066965A

公开(公告)日：2000-05-23

申请号：US19355

申请日：1998-02-05

申请人： James S. Blomgren ,  Terence M. Potter ,  Stephen C. Horne ,  Michael R. Seningen ,  Anthony M. Petro

发明人： James S. Blomgren ,  Terence M. Potter ,  Stephen C. Horne ,  Michael R. Seningen ,  Anthony M. Petro

IPC分类号： G06F1/08 ,  G06F17/50 ,  G11C8/10 ,  G11C8/18 ,  G11C11/419 ,  G11C11/56 ,  G11C19/00 ,  H03K19/00 ,  H03K19/003 ,  H03K19/08 ,  H03K19/096 ,  H03K19/21 ,  H03K19/20

CPC分类号： G06F1/08 ,  G06F17/5045 ,  G11C11/419 ,  G11C11/56 ,  G11C19/00 ,  G11C8/10 ,  G11C8/18 ,  H03K19/0002 ,  H03K19/00346 ,  H03K19/00361 ,  H03K19/00384 ,  H03K19/0813 ,  H03K19/0963 ,  H03K19/215 ,  G11C7/1006 ,  G11C8/00

摘要： The present invention is a method and apparatus for a N-nary logic circuit that comprises a logic tree circuit that couples to a first set of input logic paths, a second set of input logic paths, and a set of output logic paths, which all use 1 of N signals where one and only one of the N logic paths is active during an evaluation cycle. The preferred embodiment of the present invention uses 1 of 4 signals, while other embodiments of present invention include 1 of 2 signals, 1 of 3 signals, 1 of 8 encoding, and the general embodiment of the 1 of N signals. The logic tree circuit evaluates a given function that includes, for example, an AND/NAND function, an OR/NOR function, or an XOR/Equivalence function. The logic tree circuit uses a single, shared logic tree with multiple evaluation paths for evaluating the function of the logic circuit.

摘要翻译： 本发明是一种用于N-Nary逻辑电路的方法和装置，其包括耦合到第一组输入逻辑路径的逻辑树电路，第二组输入逻辑路径和一组输出逻辑路径，所有这些都是 使用N个信号中的1个，其中N个逻辑路径中的一个且仅一个在评估周期期间是活动的。 本发明的优选实施例使用4个信号中的1个，而本发明的其它实施例包括2个信号中的1个，3个信号中的1个，8个编码中的1个，以及N个信号的1个的一般实施例。 逻辑树电路评估包括例如AND / NAND功能，OR / NOR功能或XOR /等效函数的给定功能。 逻辑树电路使用具有多个评估路径的单个共享逻辑树来评估逻辑电路的功能。