公开(公告)号：US07682912B2

公开(公告)日：2010-03-23

申请号：US11554859

申请日：2006-10-31

申请人： Matthias Passlack ,  Ravindranath Droopad ,  Karthik Rajagopalan

发明人： Matthias Passlack ,  Ravindranath Droopad ,  Karthik Rajagopalan

IPC分类号： H01L21/336

CPC分类号： H01L29/66924 ,  H01L29/2003

摘要： A method of forming a III-V compound semiconductor structure (10) comprises providing a III-V compound semiconductor substrate including a semi-insulating substrate (12) having at least one epitaxial layer formed thereon and further having a gate insulator (14) overlying the at least one epitaxial layer. The at least one epitaxial layer formed on the semi-insulating substrate comprises an epi-structure suitable for use in the formation of a channel of a III-V compound semiconductor MOSFET device, wherein the channel (30) having a first polarity. The method further comprises forming a charge layer (22) at a surface of the gate insulator, the charge layer having a second polarity, wherein the second polarity is opposite to the first polarity.

摘要翻译： 一种形成III-V族化合物半导体结构（10）的方法包括：提供一种III-V族化合物半导体衬底，该III-V族化合物半导体衬底包括半导体衬底（12），该半绝缘衬底具有形成在其上的至少一个外延层，并且还具有覆盖 所述至少一个外延层。 形成在半绝缘衬底上的至少一个外延层包括适于用于形成III-V族化合物半导体MOSFET器件的沟道的外延结构，其中，具有第一极性的沟道（30）。 该方法还包括在栅极绝缘体的表面形成电荷层（22），电荷层具有第二极性，其中第二极性与第一极性相反。

公开(公告)号：US20090189252A1

公开(公告)日：2009-07-30

申请号：US12022942

申请日：2008-01-30

申请人： Matthias Passlack ,  Jonathan K. Abrokwah ,  Karthik Rajagopalan ,  Haiping Zhou ,  Richard J. Hill ,  Xu Li ,  David A. Moran ,  Iain G. Thayne ,  Peter Zurcher

发明人： Matthias Passlack ,  Jonathan K. Abrokwah ,  Karthik Rajagopalan ,  Haiping Zhou ,  Richard J. Hill ,  Xu Li ,  David A. Moran ,  Iain G. Thayne ,  Peter Zurcher

IPC分类号： H01L21/334 ,  H01L29/20

CPC分类号： H01L29/78 ,  H01L29/20 ,  H01L29/66462 ,  H01L29/7785

摘要： A semiconductor fabrication process includes forming a gate dielectric layer (120) overlying a substrate (101) that includes a III-V semiconductor compound. The gate dielectric layer is patterned to produce a gate dielectric structure (121) that has a substantially vertical sidewall (127), e.g., a slope of approximately 45° to 90°. A metal contact structure (130) is formed overlying the wafer substrate. The contact structure is laterally displaced from the gate dielectric structure sufficiently to define a gap (133) between the two. The wafer (100) is heat treated, which causes migration of at least one of the metal elements to form an alloy region (137) in the underlying wafer substrate. The alloy region underlies the contact structure and extends across all or a portion of the wafer substrate underlying the gap. An insulative or dielectric capping layer (140,150) is then formed overlying the wafer and covering the portion of the substrate exposed by the gap.

摘要翻译： 半导体制造工艺包括形成覆盖在包括III-V半导体化合物的衬底（101）上的栅极电介质层（120）。 栅极介电层被图案化以产生具有基本上垂直的侧壁（127）的栅极电介质结构（121），例如大约45°至90°的斜率。 金属接触结构（130）形成在晶片衬底上。 接触结构被充分地从栅极电介质结构侧向移位以限定两者之间的间隙（133）。 对晶片（100）进行热处理，这导致至少一种金属元素迁移，从而在下面的晶片衬底中形成合金区域（137）。 合金区域位于接触结构的下面，并且延伸穿过位于间隙下方的晶片衬底的全部或一部分。 然后形成绝缘或介电覆盖层（140,150），覆盖晶片并覆盖由间隙暴露的衬底的部分。

公开(公告)号：US20090146191A1

公开(公告)日：2009-06-11

申请号：US11950820

申请日：2007-12-05

申请人： Bruce M. Green ,  Haldane S. Henry ,  Chun-Li Liu ,  Karen E. Moore ,  Matthias Passlack

发明人： Bruce M. Green ,  Haldane S. Henry ,  Chun-Li Liu ,  Karen E. Moore ,  Matthias Passlack

IPC分类号： H01L29/00 ,  H01L21/338

CPC分类号： H01L21/28581 ,  H01L21/28587 ,  H01L29/0657 ,  H01L29/2003 ,  H01L29/42316 ,  H01L29/432 ,  H01L29/475 ,  H01L29/7787

摘要： Method and apparatus are described for semiconductor devices. The method (100) comprises, providing a partially completed semiconductor device (31-1) including a substrate (21), a semiconductor (22) on the substrate (21) and a passivation layer (25) on the semiconductor (22), and using a first mask (32), locally etching the passivation layer (25) to expose a portion (36) of the semiconductor (22), and without removing the first mask (32) forming a Schottky contact (42-1) of a first material on the exposed portion (36) of the semiconductor (22), then removing the first mask (32) and using a further mask (44), forming a step-gate conductor (48-1) of a second material electrically coupled to the Schottky contact (42-1) and overlying parts (25-1) of the passivation layer (25) adjacent to the Schottky contact (42-1). By minimizing the process steps between opening the Schottky contact window (35) in the passivation layer (25) and forming the Schottky contact (42-1) material in this window (35), the gate leakage of a resulting field effect device (51-5) having a Schottky gate (42-1) is substantially reduced.

摘要翻译： 半导体器件描述了方法和装置。 方法（100）包括提供包括衬底（21）的部分完成的半导体器件（31-1），在衬底（21）上的半导体（22）和半导体（22）上的钝化层（25） 并且使用第一掩模（32）局部蚀刻钝化层（25）以暴露半导体（22）的一部分（36），并且不移除形成肖特基接触（42-1）的第一掩模（32） 在所述半导体（22）的暴露部分（36）上的第一材料，然后去除所述第一掩模（32）并使用另外的掩模（44），形成第二材料的步进栅极导体（48-1） 耦合到与肖特基触点（42-1）相邻的钝化层（25）的肖特基接触（42-1）和上覆部分（25-1）。 通过最小化打开钝化层（25）中的肖特基接触窗（35）并在该窗口（35）中形成肖特基接触（42-1）材料之间的工艺步骤，得到的场效应器件（51）的栅极泄漏 -5）具有肖特基门（42-1）。

公开(公告)号：US07119381B2

公开(公告)日：2006-10-10

申请号：US10903784

申请日：2004-07-30

申请人： Matthias Passlack

发明人： Matthias Passlack

IPC分类号： H01L21/00

CPC分类号： H01L29/51 ,  H01L21/823814 ,  H01L27/0605

摘要： A complementary metal-oxide-semiconductor field effect transistor structure includes ion implants in only one of the two complementary devices. The transistor structure generally includes a compound semiconductor substrate and an epitaxial layer structure that includes one or more donor layers that establish a conductivity type for the epitaxial layer structure. The ion implants function to “invert” or “reverse” the conductivity type of the epitaxial layer structure in one of the complementary devices. In the example embodiment, p-type acceptor implants are utilized in the p-channel device, while the n-channel device remains implant-free.

摘要翻译： 互补金属氧化物半导体场效应晶体管结构仅包括两个互补器件中的一个中的离子注入。 晶体管结构通常包括化合物半导体衬底和外延层结构，该外延层结构包括建立外延层结构的导电类型的一个或多个施主层。 离子注入功能在互补器件之一中“反转”或“反转”外延层结构的导电类型。 在示例性实施例中，p型受体植入物用于p沟道器件，而n沟道器件保持无植入。

公开(公告)号：US20060220062A1

公开(公告)日：2006-10-05

申请号：US11100095

申请日：2005-04-05

申请人： Bruce Green ,  Olin Hartin ,  Ellen Lan ,  Philip Li ,  Monte Miller ,  Matthias Passlack ,  Marcus Ray ,  Charles Weitzel

发明人： Bruce Green ,  Olin Hartin ,  Ellen Lan ,  Philip Li ,  Monte Miller ,  Matthias Passlack ,  Marcus Ray ,  Charles Weitzel

IPC分类号： H01L29/739

CPC分类号： H01L29/7785

摘要： In one embodiment, a semiconductor device (500) includes a buffer layer (504) formed over a substrate (502). An AlxGa1-xAs layer (506) is formed over the buffer layer (504) and has a first doped region (508) formed therein. An InxGa1-xAs channel layer (512) is formed over the AlxGa1-xAs layer (506). An AlxGa1-xAs layer (518) is formed over the InxGa1-xAs channel layer (512), and the AlxGa1-xAs layer (518) has a second doped region formed therein. A GaAs layer (520) having a first recess is formed over the AlxGa1-xAs layer (518). A control electrode (526) is formed over the AlxGa1-xAs layer (518). A doped GaAs layer (524) is formed over the undoped GaAs layer (520) and on opposite sides of the control electrode (526) and provides first and second current electrodes. When used to amplify a digital modulation signal, the semiconductor device (500) maintains linear operation over a wide temperature range.

摘要翻译： 在一个实施例中，半导体器件（500）包括形成在衬底（502）上的缓冲层（504）。 在缓冲层（504）之上形成Al x Ga 1-x As层（506），并且在其中形成有第一掺杂区域（508）。 在Al x Ga 1-x 上形成一个In 1 / x Ga 1-x As As沟道层（512） >作为层（506）。 在In 1 x 1 Ga 1-x N上形成Al x Ga 1-x As层（518） 作为沟道层（512）和Al x Ga 1-x As层（518）具有形成在其中的第二掺杂区域。 具有第一凹陷的GaAs层（520）形成在Al 1 Ga 1-x As层（518）上。 控制电极（526）形成在Al 1 Ga 1-x As As层（518）上。 在未掺杂的GaAs层（520）上和控制电极（526）的相对侧上形成掺杂GaAs层（524），并提供第一和第二电流电极。 当用于放大数字调制信号时，半导体器件（500）在宽的温度范围内保持线性操作。

公开(公告)号：US06359294B1

公开(公告)日：2002-03-19

申请号：US08812952

申请日：1997-03-04

申请人： Matthias Passlack ,  Jun Wang ,  Jonathan K. Abrokwah ,  Zhiyi Jimmy Yu

发明人： Matthias Passlack ,  Jun Wang ,  Jonathan K. Abrokwah ,  Zhiyi Jimmy Yu

IPC分类号： H01L2976

CPC分类号： H01L29/517 ,  H01L21/28158 ,  H01L21/28264 ,  H01L29/66462 ,  H01L29/802

摘要： An insulator-compound semiconductor interface structure is disclosed including compound semiconductor material with a spacer layer of semiconductor material having a bandgap which is wider than the bandgap of the compound semiconductor material positioned on a surface of the compound semiconductor material and an insulating layer positioned on the spacer layer. Minimum and maximum thicknesses of the spacer layer are determined by the penetration of the carrier wave function into the spacer layer and by the desired device performance. In a specific embodiment, the interface structure is formed in a multi-wafer epitaxial production system including a transfer and load module with a III-V growth chamber attached and an insulator chamber attached.

摘要翻译： 公开了一种绝缘体 - 化合物半导体界面结构，其包括具有半导体材料的隔离层的化合物半导体材料，该间隔层具有比位于化合物半导体材料的表面上的化合物半导体材料的带隙宽的带隙和位于化合物半导体材料的表面上的绝缘层 间隔层。 间隔层的最小和最大厚度由载波函数穿入间隔层和所需器件性能决定。 在具体实施例中，界面结构形成在多晶片外延生产系统中，该系统包括连接有III-V生长室的传输和负载模块，并连接有绝缘体室。

公开(公告)号：US5665658A

公开(公告)日：1997-09-09

申请号：US620688

申请日：1996-03-21

申请人： Matthias Passlack

发明人： Matthias Passlack

IPC分类号： H01L21/316 ,  H01L21/02

CPC分类号： H01L21/31604

摘要： A method of forming a stable semiconductor device on an at least partially completed semiconductor device including a supporting semiconductor structure of III-V material having a clean and atomically ordered surface to be coated with a dielectric layer structure. A relatively thin layer of Ga.sub.2 O.sub.3 is deposited on the surface by evaporation using a high purity single crystal of material including Ga.sub.2 O.sub.3 and a second oxide, such as MgO or Gd.sub.2 O.sub.3. A second layer of material with low bulk trap density relative to the Ga.sub.2 O.sub.3 is deposited on the layer of Ga.sub.2 O.sub.3 to complete the dielectric layer structure.

摘要翻译： 在至少部分完成的半导体器件上形成稳定的半导体器件的方法，该半导体器件包括III-V族材料的支撑半导体结构，该半导体器件具有要涂覆介电层结构的干净且原子序列的表面。 通过使用包括Ga 2 O 3和诸如MgO或Gd 2 O 3的第二氧化物的高纯度单晶的蒸发，在表面上沉积相对薄的Ga 2 O 3层。 相对于Ga 2 O 3具有低体积陷阱密度的第二层材料沉积在Ga 2 O 3层上以完成介电层结构。

公开(公告)号：US5451548A

公开(公告)日：1995-09-19

申请号：US217296

申请日：1994-03-23

申请人： Neil E. J. Hunt ,  Matthias Passlack ,  Erdmann F. Schubert ,  George J. Zydzik

发明人： Neil E. J. Hunt ,  Matthias Passlack ,  Erdmann F. Schubert ,  George J. Zydzik

IPC分类号： C23C14/08 ,  H01L21/203 ,  H01L21/28 ,  H01L21/316 ,  H01L21/441 ,  H01L23/532 ,  H01S5/028 ,  H01L21/00 ,  H01L21/02 ,  H01L21/302 ,  H01L21/463

CPC分类号： C23C14/08 ,  H01L21/02175 ,  H01L21/02269 ,  H01L21/28264 ,  H01L21/31604 ,  H01L21/441 ,  H01L23/5329 ,  H01L2924/0002

摘要： Disclosed is a method of fabricating a stoichiometric gallium oxide (Ga.sub.2 O.sub.3) thin film with dielectric properties on at least a portion of a semiconducting, insulating or metallic substrate. The method comprises electron-beam evaporation of single crystal, high purity Gd.sub.3 Ga.sub.5 O.sub.12 complex compound combining relatively ionic oxide, such as Gd.sub.2 O.sub.3, with the more covalent oxide Ga.sub.2 O.sub.3 such as to deposit a uniform, homogeneous, dense Ga.sub.2 O.sub.3 thin film with dielectric properties on a variety of said substrates, the semiconducting substrates including III-V and II-VI compound semiconductors.

摘要翻译： 公开了一种在半导体，绝缘或金属基底的至少一部分上制造具有介电特性的化学计量的氧化镓（Ga 2 O 3）薄膜的方法。 该方法包括电子束蒸发单晶，高纯Gd3Ga5O12复合化合物，将相对离子氧化物（如Gd2O3）与较多共价氧化物Ga2O3结合，以沉积均匀，均匀致密的Ga2O3薄膜，具有介电性能 的所述衬底，所述半导体衬底包括III-V和II-VI化合物半导体。

公开(公告)号：US08471329B2

公开(公告)日：2013-06-25

申请号：US13298075

申请日：2011-11-16

申请人： Krishna Kumar Bhuwalka ,  Gerben Doornbos ,  Matthias Passlack

发明人： Krishna Kumar Bhuwalka ,  Gerben Doornbos ,  Matthias Passlack

IPC分类号： H01L29/78

CPC分类号： H01L29/7391 ,  H01L29/785

摘要： A tunnel field-effect transistor (TFET) includes a gate electrode, a source region, and a drain region. The source and drain regions are of opposite conductivity types. A channel region is disposed between the source region and the drain region. A source diffusion barrier is disposed between the channel region and the source region. The source diffusion barrier and the source region are under and overlapping the gate electrode. The source diffusion barrier has a first bandgap greater than second bandgaps of the source region, the drain region, and the channel region.

摘要翻译： 隧道场效应晶体管（TFET）包括栅电极，源极区和漏极区。 源区和漏区具有相反的导电类型。 沟道区域设置在源极区域和漏极区域之间。 源极扩散阻挡层设置在沟道区域和源极区域之间。 源极扩散阻挡层和源极区域在栅极电极下方并且重叠。 源极扩散阻挡层具有大于源极区域，漏极区域和沟道区域的第二带隙的第一带隙。

公开(公告)号：US20130134481A1

公开(公告)日：2013-05-30

申请号：US13307738

申请日：2011-11-30

申请人： Krishna Kumar Bhuwalka ,  Gerben Doornbos ,  Matthias Passlack

发明人： Krishna Kumar Bhuwalka ,  Gerben Doornbos ,  Matthias Passlack

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L29/66431 ,  H01L29/1054 ,  H01L29/205 ,  H01L29/267 ,  H01L29/66522 ,  H01L29/66795 ,  H01L29/785

摘要： A Fin Field-Effect Transistor (FinFET) includes a fin, which includes a channel splitter having a first bandgap, and a channel including a first portion and a second portion on opposite sidewalls of the channel splitter. The channel has a second bandgap smaller than the first bandgap. A gate electrode includes a first portion and a second portion on opposite sides of the fin. A gate insulator includes a first portion between the first portion of the gate electrode and the first portion of the channel, and a second portion between the second portion of the gate electrode and the second portion of the channel.

摘要翻译： 鳍场效应晶体管（FinFET）包括鳍，其包括具有第一带隙的沟道分离器和包括在沟道分离器的相对侧壁上的第一部分和第二部分的沟道。 通道具有小于第一带隙的第二带隙。 栅极电极包括在鳍片的相对侧上的第一部分和第二部分。 栅极绝缘体包括位于栅极电极的第一部分和沟道的第一部分之间的第一部分，以及栅电极的第二部分和沟道的第二部分之间的第二部分。