-
公开(公告)号：CN118971871A
公开(公告)日：2024-11-15
申请号：CN202411130397.6
申请日：2024-08-16
申请人： 西安电子科技大学
摘要： 本发明公开了一种基于线性优化和混合校准的低杂散分数采样锁相环，包括差分采样鉴相器、电压域校准电路、跨导放大器、控制信号生成器、压控振荡器、分频器、相位域校准电路和多相时钟生成电路。其中，电压域校准电路在多个控制时钟的控制下生成多阶位电压，根据分频控制字从多阶位电压中选择目标电压对差分信号进行电压域的校准。相位域校准电路根据分频信号生成多相位时钟，并根据分频控制字从多相位时钟中选择目标相位时钟对分频信号进行相位域的校准，从而通过相位域和电压域混合校准的方式，既保证了低杂散分数采样锁相环的高鉴相增益优势，又能够改善在参考路径或反馈路径中调制参考信号或控制时钟的边沿导致的参考信号或控制时钟恶化。
-
公开(公告)号：CN111886803B
公开(公告)日：2024-07-12
申请号：CN201980020242.8
申请日：2019-03-25
申请人： 日本电波工业株式会社
发明人： 古幡司
摘要： 本发明提供一种在使用石英振子，根据外部时钟信号来使频率稳定的振荡装置中，即便当外部时钟信号已中断时，也使被输出的振荡频率稳定的技术。在根据石英振子的振荡频率及频率设定值来输出频率信号的振荡装置中，设置有求出与振荡装置的输出频率和外部时钟信号的频率差对应的差值的频率差检测部、及温度检测部。而且，在正获取外部时钟信号的期间中，根据由频率差检测部所求出的差值的经时变化、及检测温度的经时变化，求出老化系数与温度特性系数。进而，在延期期间中，使用老化系数与温度特性系数来算出频率校正值，并将所述频率校正值与频率设定值相加。
-
公开(公告)号：CN117879596A
公开(公告)日：2024-04-12
申请号：CN202410070169.8
申请日：2024-01-17
申请人： 北京融为科技有限公司
发明人： 潘云强
摘要： 本说明书实施例提供AFC环锁判定方法及装置，其中AFC环锁判定方法包括：获取初始信号，对初始信号进行频率校正操作，得到校正信号；对校正信号进行判锁定鉴频处理，得到判锁定鉴频信号；基于判锁定鉴频信号和锁定判断门限确定AFC环锁定状态；基于AFC环锁定状态对环路滤波器进行复位操作。通过获取初始信号，对初始信号进行频率校正操作，得到校正信号；对校正信号进行判锁定鉴频处理，得到判锁定鉴频信号；基于判锁定鉴频信号和锁定判断门限确定AFC环锁定状态；基于AFC环锁定状态对环路滤波器进行复位操作，由此可以实现防止假锁功能，提高了锁定检测概率以及提高了锁定判断性能。
-
公开(公告)号：CN107979371B
公开(公告)日：2024-03-22
申请号：CN201711457844.9
申请日：2017-12-28
申请人： 上海先基半导体科技有限公司
摘要： 本发明属于通信技术领域，提供了一种锁相环及其压控振荡器。在本发明中，通过采用包括电压电流转换模块、电压调整模块、镜像模块、电源模块以及环形振荡器的压控振荡器，使得电压电流转换模块根据控制电压输出第一电流与第二电流，镜像模块根据第一电流与供电电压生成电源电压，电源电压与供电电压的差值小于预设阈值，电压调整模块根据参考电压对电源电压进行稳压与降噪处理，电源模块接收第二电流，根据第二电流生成第三电流，并根据处理后的电源电压向环形振荡器提供工作电压，以便环形振荡器在工作电压的作用下根据第三电流控制时钟信号的频率。本发明提供的压控振荡器可在低供电电压下工作，并且具有大带宽电源抑制能力。
-
公开(公告)号：CN117526933A
公开(公告)日：2024-02-06
申请号：CN202310948405.7
申请日：2023-07-31
申请人： 意法半导体股份有限公司
摘要： 本公开的一个或多个实施例涉及一种同步数字设备。设备包括本地振荡器、全数字锁相环、数字信号生成器、采样电路和接口。本地振荡器生成本地时钟信号。全数字锁相环生成采样控制信号。ADPLL包括相位误差检测器、数字滤波器和Σ‑Δ调制器。相位检测器基于环路时钟信号和所接收的参考信号而生成相位误差信号。数字滤波器基于相位误差信号，生成指示参考时钟信号的频率与本地时钟频率之间的频率比的信号。Σ‑Δ调制器基于指示频率比的信号而生成调制信号。采样控制信号基于调制信号。采样电路以采样频率对数字信号生成器生成的数字信号进行采样，采样频率是采样控制信号的函数。
-
公开(公告)号：CN116488643A
公开(公告)日：2023-07-25
申请号：CN202310437609.4
申请日：2023-04-22
申请人： 京微齐力(北京)科技股份有限公司
摘要： 本发明实施例提供了一种PLL抗干扰锁定实现方法及系统，当PLL的反馈时钟和参考时钟稳定一致时，产生稳定的第三锁定信号；此时利用第三锁定信号控制对反馈时钟和参考时钟的采样方式，并最终输出第三锁定信号，作为抗干扰的PLL锁定状态指示信号。切换后输出的第三锁定信号将不会受到参考时钟快速抖动而导致输出低电平，从而消除了参考时钟快速抖动引起误报PLL失锁的情况，并且利用简单的异或非、与逻辑电路解决了参考时钟完全消失后PLL锁定状态挂起的问题。
-
公开(公告)号：CN110995252B
公开(公告)日：2023-02-28
申请号：CN201911277283.3
申请日：2019-12-12
申请人： 深圳摩极科技有限公司
发明人： 王东
摘要： 本发明涉及微波大功率合成技术领域，且公开了一种幅度相位自动校正微波大功率合成系统设计方法，包括硬件系统与控制方法，所述硬件系统包括有监控处理单元、若干微波功率源与若干路大功率合路器，若干所述微波功率源均包括有矢量合路检测单元、可控微波信号发生器、定向耦合器。本发明的优点在于：通过设置了矢量合路检测单元与监控处理单元，能够使监控处理单元可以根据矢量合路信号的检波电压调节相位控制信号与幅度控制信号，使得输入信号与输出信号满足上述调节，达到矢量信号完全对消，使若干微波功率源的可控微波信号发生器通过同步信号达到输出信号同步，实现功率源的输出始终保持一致，达到最佳的合路效果的目的。
-
公开(公告)号：CN114785342A
公开(公告)日：2022-07-22
申请号：CN202210444306.0
申请日：2022-04-25
申请人： 厦门码灵半导体技术有限公司
摘要： 本发明实施例提供一种用于系统级芯片的低频高精度振荡器和系统级芯片。低频高精度振荡器包括：高频晶体振荡器片内可使能模块、可调节低频环形振荡器和时钟频率校准器。其中，高频晶体振荡器片内可使能模块将外挂的高频晶体振荡器产生的高频时钟信号CLK_H送入片内；可调节低频环形振荡器产生低频时钟信号CLK_L，接收来自所述时钟频率校准器的时钟调节信号ADJ，并且根据时钟调节信号ADJ调整其自身的时钟输出频率。时钟频率校准器用于根据高频时钟信号CLK_H对低频时钟信号CLK_L进行采样，根据采样值确定低频时钟信号CLK_L的偏移数据，产生针对可调节低频环形振荡器的时钟调节信号ADJ，以对可调节低频环形振荡器进行时钟校准。
-
公开(公告)号：CN111669152A
公开(公告)日：2020-09-15
申请号：CN201910174678.4
申请日：2019-03-07
申请人： 恩智浦美国有限公司
摘要： 时钟发生器包括产生时钟信号作为其输出的振荡器，时钟信号的频率取决于偏置电流。反馈电路接收时钟信号，并产生指示时钟信号频率的反馈信号。电压检测器使用反馈信号产生充电电压，将充电电压与源电压比较，以产生指示二者的比较的检测信号。控制电压发生器使用检测信号产生控制电压。偏置电流由偏置电流源使用控制电压产生。
-
公开(公告)号：CN110557118A
公开(公告)日：2019-12-10
申请号：CN201810553555.7
申请日：2018-05-31
申请人： 华为技术有限公司
摘要： 本申请实施例提供一种锁相装置及锁相方法，该锁相装置包括幅值调节单元、与所述幅值调节单元连接的鉴幅鉴相器、与所述鉴幅鉴相器连接的第一环路滤波器、与所述鉴幅鉴相器连接的第二环路滤波器、与所述第一环路滤波器连接的第一振荡器和与所述第二环路滤波器连接的第二振荡器。其中，所述幅值调节单元、所述鉴幅鉴相器、所述第一环路滤波器和所述第一振荡器构成一个环路，所述鉴幅鉴相器、所述第二环路滤波器和所述第二振荡器构成另外一个环路。采用本申请实施例，该锁相装置的双环结构能够减弱锁相装置产生的正序分量与该锁相装置产生的负序分量之间的频率耦合问题。
-
-
-
-
-
-
-
-
-
搜索结果
115 条记录 (耗时 0.019 秒)
