公开(公告)号：CN117526933A

公开(公告)日：2024-02-06

申请号：CN202310948405.7

申请日：2023-07-31

申请人： 意法半导体股份有限公司

发明人： M·奎蒂罗利 ,  A·梅基亚 ,  P·佩森蒂

IPC分类号： H03L7/10 ,  H03L7/099 ,  H03L7/14

摘要： 本公开的一个或多个实施例涉及一种同步数字设备。设备包括本地振荡器、全数字锁相环、数字信号生成器、采样电路和接口。本地振荡器生成本地时钟信号。全数字锁相环生成采样控制信号。ADPLL包括相位误差检测器、数字滤波器和Σ‑Δ调制器。相位检测器基于环路时钟信号和所接收的参考信号而生成相位误差信号。数字滤波器基于相位误差信号，生成指示参考时钟信号的频率与本地时钟频率之间的频率比的信号。Σ‑Δ调制器基于指示频率比的信号而生成调制信号。采样控制信号基于调制信号。采样电路以采样频率对数字信号生成器生成的数字信号进行采样，采样频率是采样控制信号的函数。

公开(公告)号：CN115144015A

公开(公告)日：2022-10-04

申请号：CN202210329123.4

申请日：2022-03-30

申请人： 意法半导体股份有限公司

发明人： M·奎蒂罗利 ,  A·梅基亚 ,  L·马埃斯特里

IPC分类号： G01D21/02

摘要： 本公开的实施例涉及传感器设备以及相关方法和系统。该传感器被配置为用于提供数字输出信号并且具有数字检测器，该数字检测器被配置为用于检测物理量并且生成指示所检测到的物理量的经调节的数字信号；以及速率修改级，配置为接收经调节的数字信号和参数集合，该参数集合包括内插因子和下采样因子，并提供数字输出信号。速率修改级具有内插器和抽取元件。内插器被配置为基于内插因子接收和上采样经调节的数字信号，并提供内插信号。抽取元件被配置为基于下采样因子对内插信号下采样，从而生成数字输出信号。