用于测试与修复内存组件的方法
    1.
    发明公开

    公开(公告)号:CN118942520A

    公开(公告)日:2024-11-12

    申请号:CN202410561472.8

    申请日:2024-05-08

    IPC分类号: G11C29/12 G11C29/50 G11C29/00

    摘要: 本揭露提供一种用于测试与修复内存组件的方法。内存组件包括内存阵列,其包括沿着胞元行与胞元列排列的数据胞元以及参考胞元。数据胞元经配置以储存数据,而参考胞元经配置以产生用于读取储存于数据胞元中的数据的参考电流。上述方法包括:进行行修复,以测试各胞元行中的参考胞元,且以包括额外数据胞元与额外参考胞元的备用胞元行来置换胞元行中含有至少一缺陷参考胞元的一胞元行;以及进行局部参考电流调整,以调整胞元行中的至少一者的写入有低电阻态的参考胞元数量对于写入有高电阻态的参考胞元数量的比值。

    非易失存储芯片数据保持能力异常测试方法

    公开(公告)号:CN114974386B

    公开(公告)日:2024-10-29

    申请号:CN202210476117.1

    申请日:2022-04-29

    发明人: 邱翊琛

    IPC分类号: G11C29/06 G11C29/50 G11C29/00

    摘要: 本发明公开了一种非易失存储芯片数据保持能力异常测试方法,利用非易失存储芯片能够断电后存储数据的非易失特性,将主存储区的存储单元的阈值电压初值记录在存储芯片的辅存储区内,对存储芯片加速老化之后测试出主存储区的存储单元的阈值电压残值,然后将阈值电压残值同阈值电压初值做差值计算得到该存储芯片的阈值电压衰减量,筛选出阈值电压衰减量较大且分布于正态分布之外的晶圆上的存储芯片作为异常存储芯片。该非易失存储芯片数据保持能力异常测试方法,既可以有效卡控出数据保持有问题、存在可靠性风险的存储芯片,也能够减少测试中不必要的良率损失。

    使用机器学习预测故障的存储装置及其操作方法

    公开(公告)号:CN118797401A

    公开(公告)日:2024-10-18

    申请号:CN202410440123.0

    申请日:2024-04-12

    IPC分类号: G06F18/24 G11C29/00 G06N20/00

    摘要: 提供了预测存储装置的故障的故障预测方法和存储装置。该故障预测方法包括:基于预定的第一标准将存储在存储器中的遥测信息中的至少一部分识别为风险数据;将风险数据当中的第一属性的第一数据输入到机器学习模型;获得从机器学习模型输出的第一异常分数;基于第一异常分数是否满足预定的第二标准来检测在第一属性中是否存在异常;当检测到针对风险数据当中的第一属性的异常时,将与第一属性相关联的警报发送到主机;以及从主机接收与该警报相对应的反馈。机器学习模型可以接收风险数据以学习数据的模式,并且可以基于学习的数据的模式来输出所接收的数据的异常分数。

    一种提高可存储器件良率的方法
    4.
    发明公开

    公开(公告)号:CN118737240A

    公开(公告)日:2024-10-01

    申请号:CN202411217266.1

    申请日:2024-09-02

    IPC分类号: G11C29/00

    摘要: 本发明公开一种提高可存储器件良率的方法,属于存储器件领域。通过可存储器件外围电路,将可存储器件的物理地址根据一定的规则匹配为面向用户的逻辑地址,用户在使用时只需要使用逻辑地址;在生产过程中,如果可存储器件的某些物理空间发生损坏,对应的物理地址与逻辑地址的匹配关系发生改变,使得用户在使用时无感避开异常问题。可存储器件在制作过程中,倘若发生损坏,只要不是损坏数目记录区与损坏地址记录区发生损坏,且损坏的数目不超过备用区的长度,则均可以避免被宰掉,从而提高了良率。

    存储器设备以及包括该存储器设备的存储器系统

    公开(公告)号:CN113496747B

    公开(公告)日:2024-10-01

    申请号:CN202110039513.3

    申请日:2021-01-13

    发明人: 金亨燮

    摘要: 本公开涉及一种存储器设备,该存储器设备包括:单元阵列,包括多个第一字线和多个第二字线,每个第一字线包括多个第一存储器单元,每个第二字线包括多个第二存储器单元;熔丝阵列,利用多个第二字线来替代多个第一字线中的选择字线;故障确定器,将在对多个第一字线的访问操作期间,与第一条件匹配的字线确定为故障字线,并基于第二条件来确定故障字线的故障等级;信息存储单元,将故障字线中的物理地址、故障等级和访问计数存储为故障字线的确定信息;以及断裂操作组件,分析信息存储单元中存储的确定信息,基于分析结果从故障字线中选择选择字线,并执行将选择字线的物理地址断裂到熔丝阵列中的断裂操作。

    用于冗余的高效电力方案

    公开(公告)号:CN112116932B

    公开(公告)日:2024-09-27

    申请号:CN202010473217.X

    申请日:2020-05-29

    IPC分类号: G11C5/14 G11C29/00

    摘要: 本申请案涉及用于冗余的高效电力方案。一种存储器装置可包含电路系统,其存储与一或多个有缺陷或不可靠的存储器组件相关的存储器地址信息,并且将存储器地址信息与作为存储器存取操作的目标的存储器地址进行比较。所述存储器装置可基于所述电路系统内的一或多个电路是否存储存储器地址信息来选择性地将目标存储器地址分配到那些电路。额外地或可替代地,所述存储器装置可基于所述电路系统内的一或多个电路是否存储存储器地址信息来选择性地为那些电路供电。

    带有纠错及数据刷洗电路的存储器系统

    公开(公告)号:CN112930519B

    公开(公告)日:2024-09-24

    申请号:CN201980067024.X

    申请日:2019-10-11

    发明人: 陆宇 林潔予

    摘要: 本发明为一种纠错存储器系统及操作该存储器系统的方法。在一些实施例中,存储器系统包括:数据存储器;ECC存储器;及数据刷洗电路,其电耦合至ECC存储器及数据存储器。数据刷洗电路系可配置对接收刷洗数据命令作出回应,用以纠正数据存储器中的错误。用以纠错的码字长度可比数据存储器正常存取期间使用的字长度长。在一些实施例中,存储器系统包括与第一位错误率相关联的第一存储器电路,及与第二位错误率相关联的第二存储器电路。在一些实施例中,存储器系统包括可纠错的多层存储单元(MLC)阵列。

    一种存储器
    8.
    发明授权

    公开(公告)号:CN110349617B

    公开(公告)日:2024-09-17

    申请号:CN201910639154.8

    申请日:2019-07-16

    IPC分类号: G11C29/42 G11C29/00

    摘要: 本申请公开了一种存储器,包括:主阵列,用于存储待存储的数据;ECC区域,用于对所述主阵列进行错误编码纠正;冗余资源,用于对所述主阵列和所述ECC区域进行冗余修复;其中,所述冗余资源、所述主阵列和所述ECC区域顺序排列在一起。本申请实现了提高RRAM存储器的访问速度,以达到性能最优的技术效果。

    存储器管理设备、系统和方法

    公开(公告)号:CN112133360B

    公开(公告)日:2024-09-13

    申请号:CN202010591159.0

    申请日:2020-06-24

    IPC分类号: G11C29/44 G11C29/00 G06F3/06

    摘要: 本公开的实施例涉及存储器管理设备、系统和方法。一种存储器管理电路存储指示存储器阵列的区域的可靠性类型的信息。存储器管理电路装置通过确定与用于分配存储器的请求相关联的请求类型对用于将存储器阵列中的存储器分配给进程的请求做出响应。存储器阵列的存储器基于与用于分配存储器的请求相关联的请求类型和指示存储器阵列的区域的可靠性类型的所存储的信息而被分配给进程。存储器阵列可以是共享存储器阵列。存储器阵列可以被组织为行和列,并且存储器阵列的区域可以是存储器阵列的行。

    具有封装后修复功能的存储器元件及其操作方法

    公开(公告)号:CN113707212B

    公开(公告)日:2024-08-27

    申请号:CN202110551921.7

    申请日:2021-05-20

    发明人: 颜农

    IPC分类号: G11C29/44 G11C29/00

    摘要: 本公开提供一种具有封装后修复功能的存储器元件及其操作方法。该操作方法包括提供一存储库,其是具有一存储器阵列以及一感测放大器,该感测放大器邻近该存储器阵列设置,其中该存储器阵列包括至少一缺陷列以及至少一关联列,且该至少一关联列通过多个位元线而电性连接到该感测放大器。该方法亦包括配置一冗余列,该冗余列邻近该存储器阵列设置,其中该冗余列通过该多个位元线而电性连接到该感测放大器。该方法亦包括启动该至少一关联列以传送在该至少一关联列中的数据到该感测放大器,闩锁该数据在该感测放大器中;启动该冗余列,以及传送该数据从该感测放大器到该冗余列。