-
公开(公告)号：CN102714500B
公开(公告)日：2015-11-25
申请号：CN201180006039.9
申请日：2011-01-07
Applicant: 古野电气株式会社
Inventor： 小和田真也
Abstract: 基准频率产生装置（10）具备同步回路（30）、温度检测部（17）以及控制部（11）。同步回路根据基于参考信号得到的控制信号，对由压控振荡器（15）输出的基准频率信号进行控制。温度检测部检测压控振荡器的使用温度。控制部若不能取得参考信号，则基于使用温度的温度梯度的时间变化率，进行考虑到压控振荡器的老化特性的畸变的修正，基于该修正内容，生成自由运行用控制信号并对压控振荡器进行控制。
-
公开(公告)号：CN101411068B
公开(公告)日：2011-08-24
申请号：CN200780010964.2
申请日：2007-03-30
Applicant: 日本电波工业株式会社
Abstract: 本发明提供一种PLL装置，其目的在于在使来自电压控制振荡部的频率信号与来自外部的基准频率信号同步并加以输出的PLL装置中，即使在来自外部的基准频率信号中发生了不良，也能够抑制频率的变动。作为具体的解决方法，对来自外部的基准频率信号的信号电平进行监视，在该信号电平在设定范围内时，使用由相位差数据制作单元制作的与相位差相关的数据进行PLL控制，在上述信号电平偏离设定时，识别为信号的供给被停止或发生了异常，切换至存储在存储部中的与相位差相关的数据、例如存储的最新的数据或预先制作的数据，进行PLL控制。
-
公开(公告)号：CN107305405A
公开(公告)日：2017-10-31
申请号：CN201710223491.X
申请日：2017-04-07
Applicant: 罗姆股份有限公司
Inventor： 丹羽功
CPC classification number: H03L7/099 , G11C17/08 , H03B5/32 , H03B5/36 , H03L7/146 , H03L7/181 , H03L7/183 , H03L2207/06 , G06F1/12 , G01R23/10 , G01R31/00
Abstract: 本申请案涉及一种时钟发生装置、电子电路、集成电路、及电气设备。提供一种时钟发生装置，在未预先规定外部振荡器的时钟频率的情况下，能够产生与外部振荡器的时钟频率具有关联的频率的内部时钟信号。时钟发生装置(105)具备存储器(134)及PLL电路(120)。存储器(134)以如下方式构成，即，在特定的时机，存储与利用外部振荡器(200)所产生的外部时钟信号的频率相关的信息。PLL电路(120)基于存储于存储器(134)的信息，产生与第1时钟信号具有关联的第2时钟信号。
-
公开(公告)号：CN104821819A
公开(公告)日：2015-08-05
申请号：CN201510047905.9
申请日：2015-01-30
Applicant: 赫梯特微波公司
IPC: H03L7/08
CPC classification number: H03L7/08 , H03L7/10 , H03L7/101 , H03L7/14 , H03L7/143 , H03L7/146 , H03L7/23
Abstract: 本发明涉及具有从故障保持电路到重新获得锁相的柔性过渡的装置和方法。在特定配置中，时钟系统，包括：PLL、控制电路、和经由故障保持开关和可变电阻器电耦合到PLL的环路滤波器的输入的保持电路。所述控制电路基于选中的参考时钟信号而产生PLL的输入时钟信号。当所述控制电路确定选中参考时钟信号不可靠时，所述控制电路禁用PLL的反馈回路并打开故障保持开关。在所选中的参考时钟信号改变或变得不可靠之后，所述控制电路使能PLL的反馈回路，并保持所述故障保持开关打开，以及随时间控制可变电阻器的电阻，以提供从故障保持到重新获取的相位锁定的软过渡。
-
公开(公告)号：CN101911496B
公开(公告)日：2013-02-20
申请号：CN200880122762.1
申请日：2008-10-30
Applicant: 日本电波工业株式会社
Inventor： 大西直树
Abstract: 本发明提供一种振荡频率控制电路，校正自身的频率，在自振荡时也稳定地保持振荡频率，而且能够以可改变来自外部的固定电压的控制电压来进行振荡。具有：电压控制振荡器(15)；分频器(16)；相位比较器(12)；环路滤波器(14)；检波电路(17)；PWM电路(22)；存储器(21)；控制电压可变电路(26)；选择开关(13)，对相位比较器(12)与环路滤波器(14)的连接进行接通/断开，并且选择输出来自控制电压可变电路(26)的控制电压；和CPU(20)，按照该控制电压选择的指示来优先地选择输出该控制电压，在没有该指示的情况下如果由检波电路(17)检测出的外部基准信号的电平在适合范围内，则使选择开关(13)成为接通，如果电平在适合范围外，则使选择开关(13)成为断开并将存储在存储器(21)中的脉冲生成的信息输出到PWM电路(22)。
-
Patent Agency Ranking
公开(公告)号：CN101911496A
公开(公告)日：2010-12-08
申请号：CN200880122762.1
申请日：2008-10-30
Applicant: 日本电波工业株式会社
Inventor： 大西直树
Abstract: 提供一种振荡频率控制电路，校正自身的频率，在自振荡时也稳定地保持振荡频率，而且能够以可改变来自外部的固定电压的控制电压来进行振荡。具有：电压控制振荡器(15)；分频器(16)；相位比较器(12)；环路滤波器(14)；检波电路(17)；PWM电路(22)；存储器(21)；控制电压可变电路(26)；选择开关(13)，对相位比较器(12)与环路滤波器(14)的连接进行接通/断开，并且选择输出来自控制电压可变电路(26)的控制电压；和CPU(20)，按照该控制电压选择的指示来优先地选择输出该控制电压，在没有该指示的情况下如果由检波电路(17)检测出的外部基准信号的电平在适合范围内，则使选择开关(13)成为接通，如果电平在适合范围外，则使选择开关(13)成为断开并将存储在存储器(21)中的脉冲生成的信息输出到PWM电路(22)。
-
公开(公告)号：CN101411068A
公开(公告)日：2009-04-15
申请号：CN200780010964.2
申请日：2007-03-30
Applicant: 日本电波工业株式会社
Abstract: 本发明提供一种PLL装置，其目的在于在使来自电压控制振荡部的频率信号与来自外部的基准频率信号同步并加以输出的PLL装置中，即使在来自外部的基准频率信号中发生了不良，也能够抑制频率的变动。作为具体的解决方法，对来自外部的基准频率信号的信号电平进行监视，在该信号电平在设定范围内时，使用由相位差数据制作单元制作的与相位差相关的数据进行PLL控制，在上述信号电平偏离设定时，识别为信号的供给被停止或发生了异常，切换至存储在存储部中的与相位差相关的数据、例如存储的最新的数据或预先制作的数据，进行PLL控制。
-
公开(公告)号：CN1859006A
公开(公告)日：2006-11-08
申请号：CN200510100700.9
申请日：2005-10-21
Applicant: 华为技术有限公司
Inventor： 洪治
Abstract: 本发明公开了一种模拟锁相环实现保持功能的系统和方法，涉及通信技术领域。一种模拟锁相环实现保持功能的系统包括：鉴相器、环路滤波器和压控振荡器，还包括连接在环路滤波器与压控振荡器之间的保持电路；保持电路从环路滤波器的输出端采集控制电压，并进行相应处理，给定压控振荡器的输入信号。对应的方法为：鉴相器对接收到的参考信号和反馈信号的相位进行比较，输出误差信号给环路滤波器；环路滤波器根据所述的误差信号输出相应控制电压；保持电路采集并处理所述的控制电压，给定压控振荡器的输入信号；在本发明中，当参考源丢失或者劣化的时候，整个锁相环的输出不会被拉偏，即锁相环具有“保持”功能；提高了锁相环输出的可靠性。
-
公开(公告)号：CN1211930C
公开(公告)日：2005-07-20
申请号：CN02159606.9
申请日：2002-12-27
Applicant: 卓联半导体股份有限公司
Inventor： 罗伯特斯·劳伦丘斯·范德瓦尔克 , 约翰内斯·赫尔曼纳斯·阿洛伊修斯·德赖卡
Abstract: 所述的方法能够在相位或频率跃变之后迅速地产生一个锁相环将过冲量锁定。该锁相环具有一个相位检测器，一个控制振荡器，和一个具有用所述的相位检测器的输出对输出端设定频率的积分器，确定控制振荡器的设定频率。包括如下步骤：在相位或频率跃变之前存储用于积分器的输出设定频率的值，确定在相位或频率跃变之后何时发生相位跳跃，并且恢复积分器的输出设定频率为被存储的值或随后相位跳跃减少过冲量。这样该PLL的衰减特性被最小化。
-
公开(公告)号：CN1219033A
公开(公告)日：1999-06-09
申请号：CN98123542.5
申请日：1998-10-27
Applicant: 日本胜利株式会社
Inventor： 大石刚士
IPC: H03L7/00
CPC classification number: H04N21/6336 , H03L7/095 , H03L7/146 , H03L7/181 , H04N21/4135 , H04N21/4305 , H04N21/6112
Abstract: 本发明提供一种时钟生成装置,即使不进行偏置调整,也能迅速地进行用于生成基准时钟的基准信息的输入开始时的PLL电路的锁相动作。当输入用于基准时钟生成时作为基准信息的PCR信号时,由PCR检出器102抽出PCR信号,与PCR信号和压控振荡器(VCO)106的输出信号的比较结果相对应的控制电压VPLL被提供给VCO106,同时,该控制电压VPLL被进行A/D变换,而存储在存储器111中。由此,来控制VCO106以便于其输出信号对PCR信号进行锁相。
-
-
-
-
-
-
-
-
-
Search Results
46
records
(took 0.015 seconds)
