-
公开(公告)号：CN109426136A
公开(公告)日：2019-03-05
申请号：CN201810978664.3
申请日：2018-08-27
Applicant: 精工爱普生株式会社
Inventor： 须藤泰宏
IPC: G04F10/00
CPC classification number: G04F10/005 , B60R16/0232 , H03L7/07 , H03L7/0805 , H03L7/093 , H03L7/0992 , H03L7/0996 , H03L7/23 , H03L2207/06
Abstract: 提供时间数字转换电路、电路装置、物理量测量装置、电子设备及移动体，能够实现时间数字转换电路的高性能化。时间数字转换电路包含：第1振荡电路，其在第1信号的转变定时开始振荡，生成第1时钟频率的第1时钟信号；第2振荡电路，其在第2信号的转变定时开始振荡，生成第2时钟频率的第2时钟信号；第1调整电路，其根据基准时钟信号来对第1振荡电路的振荡频率进行调整；第2调整电路，其根据基准时钟信号来对第2振荡电路的振荡频率进行调整；以及处理电路，其根据第1时钟信号和第2时钟信号，将第1信号与第2信号的转变定时的时间差转换为数字值。
-
公开(公告)号：CN108459491A
公开(公告)日：2018-08-28
申请号：CN201810116897.2
申请日：2018-02-06
Applicant: 精工爱普生株式会社
IPC: G04F10/00
CPC classification number: G04F10/005 , A61B8/5207 , B60R16/02 , G01S7/4865 , G01S15/14 , G01S17/936 , H03B5/32 , H03B5/362 , H03B5/368 , H03L7/087 , H03L7/099 , H03L7/23 , H03L2207/50
Abstract: 提供电路装置、物理量测量装置、电子设备和移动体，能够实现时间数字转换的处理的高性能化和简化等。电路装置包含：第一PLL电路，其输入基准时钟信号、和使用第1振荡元件而生成的第1时钟频率的第1时钟信号，进行第1时钟信号与基准时钟信号的相位同步；第二PLL电路，其输入基准时钟信号、和使用第2振荡元件而生成的与第1时钟频率不同的第2时钟频率的第2时钟信号，进行第2时钟信号与基准时钟信号的相位同步；以及时间数字转换电路，其使用第1时钟信号和第2时钟信号将时间转换为数字值。
-
公开(公告)号：CN104426544B
公开(公告)日：2018-05-25
申请号：CN201410426113.8
申请日：2014-08-26
Applicant: 恩智浦有限公司
Inventor： 乔斯·沃林邓 , 雷默克·科内利斯·荷曼·范德贝克
CPC classification number: H04L7/0331 , H03L7/0992 , H03L7/14 , H03L7/23 , H03L7/235 , H04L7/0079
Abstract: 本公开的各个方面涉及包括第一锁相环(PLL)电路和第二PLL电路的设备和方法。第一PLL电路接收载波信号，所述载波信号从非同步装置在通信信道上传输，并且产生PLL‑PLL控制信号。第二PLL电路接收稳定的基准振荡信号，并且响应于对频率偏移加以表示的PLL‑PLL控制信号，调节第二PLL电路的分数分频比。第一PLL电路和第二PLL电路配置为产生与载波信号同步的输出频率信号。
-
公开(公告)号：CN102177656B
公开(公告)日：2016-08-31
申请号：CN200980139870.4
申请日：2009-10-08
Applicant: 高通股份有限公司
CPC classification number: H03L7/07 , H03L7/081 , H03L7/0995 , H03L7/197 , H03L7/22 , H03L7/23 , H04B1/0039
Abstract: 本发明描述一种可减少杂散信号并改进接收器性能的时钟净化锁相环(PLL)。在一个示范性设计中，集成电路包括PLL和模/数转换器(ADC)。所述PLL接收以一分数除法器比率产生且归因于突发性跳频而具有杂散信号的第一时钟信号。所述第一时钟信号可由所述集成电路外部的分数N频率合成器产生。所述PLL以一整数除法器比率产生第二时钟信号且所述第二时钟信号具有减少的杂散信号。所述ADC基于所述第二时钟信号而数字化模拟基带信号并提供数字样本。所述集成电路可进一步包括低噪声放大器(LNA)，所述低噪声放大器可归因于使用所述PLL净化所述第一时钟信号而观测到经由所述集成电路的衬底耦合的较少杂散信号。
-
公开(公告)号：CN104350681A
公开(公告)日：2015-02-11
申请号：CN201380027186.3
申请日：2013-04-11
Applicant: 马维尔国际贸易有限公司
IPC: H03L7/23
Abstract: 本公开内容的各方面提供一种本地振荡器(LO)电路，其包括第一锁相环(PLL)电路和第二PLL。第一PLL电路被配置为基于具有参考频率的参考信号生成具有第一频率的第一振荡信号。第二PLL电路被配置为接收第一振荡信号并且基于第一振荡信号生成具有第二频率的第二振荡信号。
-
Patent Agency Ranking
公开(公告)号：CN102404003B
公开(公告)日：2014-11-19
申请号：CN201110263579.7
申请日：2011-09-07
Applicant: 联发科技股份有限公司
IPC: H03L7/099
CPC classification number: H03L7/23
Abstract: 本发明提供具有注入窗口自我对准功能的一种注入锁定锁相回路(ILPLL)。在所述ILPLL中供应有一相位侦测器，侦测该ILPLL中一注入锁定电压控制振荡器(ILVCO)内一对差动端的一相位差。根据侦测结果，该相位侦测器产生一控制信号，将产于该ILVCO该对差动端上的一振荡信号与该ILVCO所使用的一注入脉冲对准，从而达成自我校正注入窗口的功能。
-
公开(公告)号：CN101340190B
公开(公告)日：2012-08-29
申请号：CN200810095928.7
申请日：2008-04-25
Applicant: 瑞萨电子株式会社
Inventor： 小川隼人
CPC classification number: H03B19/06 , G01R31/31727 , H03L7/07 , H03L7/23
Abstract: 本发明涉及半导体集成电路及其测试方法。所述半导体集成电路包括S个PLL(S为满足S≥2的整数)，并且第(k-1)PLL12(k-1)(k为满足2≤k≤S的整数)在测试模式下连接到第k PLL 12k。用这种方式，能够在单一测试中执行S个PLL的检查，并从而能够减少检查具有多个PLL的半导体集成电路中嵌入的PLL所需的时间。
-
公开(公告)号：CN102641756A
公开(公告)日：2012-08-22
申请号：CN201210100296.5
申请日：2012-02-17
Applicant: 索尼达德克奥地利股份公司
Inventor： 安德鲁·约翰·奈斯比 , 麦奎尔·安杰·托雷洛·阿尔法罗 , 约瑟夫·古格勒 , 沃夫冈·弗朗兹·雷特尔
IPC: B01L3/00
CPC classification number: G01N27/44791 , B01L3/502707 , B01L2300/0645 , B01L2300/0816 , H03L7/23 , Y10T428/24521 , Y10T428/24545 , Y10T428/24554 , Y10T428/24612 , Y10T428/2462
Abstract: 本发明提供了一种微流体装置及其制造方法。该微流体装置包括：具有微流体通道的基板，导电性构件，包括布置在底漆层上并参考微流体通道定位的导电层，其中底漆层包括：(i)有机聚合物，选自由以下组成的组：(a)包含乙烯酰胺重复单元的均聚物或共聚物；(b)纤维素醚；(c)聚乙烯醇；以及(d)未改性或已改性的明胶；和(ii)多孔颗粒材料，该有机聚合物分散在该多孔颗粒材料中。还提供了制造该微流体装置的方法以及它们的多个应用。
-
公开(公告)号：CN102611491A
公开(公告)日：2012-07-25
申请号：CN201110023915.0
申请日：2011-01-21
Applicant: 华为技术有限公司
CPC classification number: H04W56/00 , H03L7/23 , H04J3/0688 , H04L7/0337 , H04W56/0015 , H04W56/0035 , H04W88/08
Abstract: 本发明实施例提供了一种基站时钟装置、基站系统和时钟同步方法。该基站时钟装置包括：基于第一制式的第一制式时钟模块，用于根据第一外部时钟信号，生成第一频率同步时钟信号、第一相位同步信号和第一系统时钟信号，其中该第一系统时钟信号包含上述第一频率同步时钟信号和第一相位同步信号；基于与第一制式不同的第二制式的第二制式时钟模块，用于从第一制式时钟模块接收上述第一频率同步时钟信号和第一相位同步信号，并生成第二系统时钟信号，其中该第二系统时钟信号包含上述第一频率同步时钟信号和第一相位同步信号。由此，能够使得不同制式的系统时钟包含相同的频率和相位，从而实现了时钟同步。
-
公开(公告)号：CN102468849A
公开(公告)日：2012-05-23
申请号：CN201110359872.3
申请日：2011-11-09
Applicant: 索尼公司
Inventor： 弗坎·达伊
CPC classification number: H03L7/23 , H03L7/089 , H03L7/093 , H03L7/099 , H03L2207/12
Abstract: 频率合成器和频率合成方法。频率合成器包括主单元和侧路单元。主单元包括：主相位检测器，其将从主单元的主反馈环路接收的混频器输出信号的相位和/或频率与固定频率主参考信号的相位相比较来获得主控制信号；主振荡器，其基于主控制信号来生成表示频率合成器输出信号的主合成频率输出信号；混频器，其将主合成频率输出信号与侧路合成频率输出信号混合来获得混频器输出信号。侧路单元基于固定频率侧路参考信号生成侧路合成频率输出信号，并包括：频率信号生成单元，其根据固定频率侧路参考信号来提供频率分辨率精细的固定频率控制信号或线性频率扫描信号；侧路振荡器，其基于频率扫描信号或固定频率控制信号来生成侧路合成频率输出信号。
-
-
-
-
-
-
-
-
-
Search Results
134
records
(took 0.024 seconds)
