知搜-全球专利检索

  1. Login
  2. Sign Up

Search Results

37 records (took 0.016 seconds)

    多路接收器及其信号接收方法
    1.
    发明公开
    多路接收器及其信号接收方法 有权

    公开(公告)号：CN104753548A

    公开(公告)日：2015-07-01

    申请号：CN201410200413.4

    申请日：2014-05-13

    Applicant: 瑞昱半导体股份有限公司

    Inventor： 管继孔 ,  林嘉亮

    IPC: H04B1/16

    CPC classification number: H04L7/033 ,  H03L7/0996 ,  H04L7/0087 ,  H04L7/0337 ,  H04L25/14

    Abstract: 一种多路接收器及其信号接收方法。其中，该多路接收器包括一第一均衡器、一第二均衡器、一模拟时脉数据恢复电路以及一数字时脉数据恢复电路。第一均衡器用以接收一第一接收信号并输出一第一均衡信号。第二均衡器用以接收一第二接收信号并输出一第二均衡信号。模拟时脉数据恢复电路用以接收第一均衡信号并依照一模拟控制电压输出一第一恢复位流与一第一恢复时脉。数字时脉数据恢复电路用以接收第二均衡信号与第一恢复时脉并依照一数字相位选择信号基于该第一恢复时脉的相位选择输出一第二恢复位流与一第二恢复时脉。

    时钟产生器与时钟产生方法
    2.
    发明授权
    时钟产生器与时钟产生方法 有权

    公开(公告)号：CN102377428B

    公开(公告)日：2014-03-12

    申请号：CN201110210177.0

    申请日：2011-07-26

    Applicant: 联发科技股份有限公司

    Inventor： 罗伯·伯根·史塔斯魏奇 ,  王琦学

    IPC: H04L7/00 ,  H03L7/099

    CPC classification number: H03K5/131 ,  H03L7/0996

    Abstract: 本发明提供时钟产生器及时钟产生方法。该时钟产生器具有振荡器模块、延迟电路及输出模块。振荡器模块提供具有多个相位的第一时钟。延迟电路延迟第一时钟的多个相位中的至少一个，产生具有多个相位的第二时钟。输出模块从第二时钟的多个相位中选取信号以产生第三时钟，其中第一、第三时钟之间具有非谐波关系。本发明的时钟产生器与时钟产生方法，用以产生与输入时钟具有非谐波关系的输出时钟，以解决时钟沿旋转器的时序不匹配的问题。

    相位调整电路
    6.
    发明公开
    相位调整电路 失效

    公开(公告)号：CN102318192A

    公开(公告)日：2012-01-11

    申请号：CN200980156476.1

    申请日：2009-07-14

    Applicant: 松下电器产业株式会社

    Inventor： 曾川和昭 ,  木下雅善 ,  山田祐嗣

    IPC: H03L7/22 ,  H03L7/08

    CPC classification number: H03L7/0814 ,  H03L7/0996 ,  H03L7/23

    Abstract: 本发明提供一种相位调整电路，在将2倍频率时钟进行二分频而得到占空比50％的时钟的相位调整电路中，具有第一相位反相功能的二分频电路(40)，生成相位与相位基准时钟(1)和相位调整时钟(4)分离的中间基准时钟(6)。第一相位控制电路(60)，相对于所述相位基准时钟(1)，将所述中间基准时钟(6)的相位控制在所希望的相位状态。第二相位控制电路(70)，相对于所述中间基准时钟(6)，将所述相位调整时钟(4)的相位控制在所希望的相位状态。因此，在对相位基准时钟与作为二分频输出时钟的相位调整时钟进行相位比较来控制相位调整时钟的相位的情况下，即使当相位调整时钟被相位调整为相位基准时钟的接近相位时，该两时钟之间的相位差由于时钟抖动而发生变动，也能够正确且稳定地进行该相位差的判定。

    接收系统与其自动偏差调整方法
    7.
    发明授权
    接收系统与其自动偏差调整方法 失效

    公开(公告)号：CN101409615B

    公开(公告)日：2011-05-04

    申请号：CN200810095440.4

    申请日：2008-04-23

    Applicant: 奇景光电股份有限公司

    Inventor： 黄志豪

    IPC: H04L7/033

    CPC classification number: H03L7/07 ,  H03L7/0814 ,  H03L7/091 ,  H03L7/0996

    Abstract: 接收系统与其自动偏差调整方法。该接收系统包括控制单元、PLL单元、相位选择单元、DLL单元、取样时钟单元与数据锁存单元。控制单元输出一控制信号与一选择信号。PLL单元依据初始时钟信号产生数个PLL时钟信号。相位选择单元依据选择信号选择PLL时钟信号之一，作为基础信号。DLL单元依据基础时钟信号产生数个DLL时钟信号。取样时钟单元依据DLL时钟信号产生数个左时钟信号与右时钟信号。数据锁存单元依据左时钟信号、DLL时钟信号与右时钟信号取样数个位数据，产生数个左数据、中央数据与右数据，并将其反馈至控制单元。控制单元再据以输出控制信号与选择信号，以调整左时钟信号、DLL时钟信号与右时钟信号，或重新选择基础时钟信号，供取样下N个位数据时之用。

    数字PLL电路
    8.
    发明授权
    数字PLL电路 失效 转让

    公开(公告)号：CN100563108C

    公开(公告)日：2009-11-25

    申请号：CN03826085.9

    申请日：2003-03-06

    Applicant: 富士通微电子株式会社

    Inventor： 横关亘

    IPC: H03L7/087 ,  H03L7/099 ,  H03L7/113

    CPC classification number: H03L7/07 ,  H03L7/0814 ,  H03L7/085 ,  H03L7/087 ,  H03L7/0996 ,  H03L7/113 ,  H03L2207/50

    Abstract: 频率比较器比较基准时钟和输出时钟的频率，并输出频率比较信号。频率可变电路由延迟电路和第一选择电路构成，其中延迟电路具有多个被串联连接的反相电路。第一选择电路按照频率比较信号来选择从奇数编号的反相电路中输出的奇数输出信号中的任一个，并作为反馈信号反馈到延迟电路的输入中。相位比较器比较基准时钟和输出时钟的相位，并输出相位比较信号。第二选择电路按照相位比较信号来选择奇数输出信号中的任一个，并作为输出时钟进行输出。通过调整构成反馈环的反相电路的连接级数，频率可变电路可作为改变输出时钟的频率的可变振荡器来发挥功能。延迟电路可通用于输出时钟的频率调整以及相位调整这两方面。因此，可降低电路规模。

    半导体装置、扩频时钟发生器及其方法
    9.
    发明公开
    半导体装置、扩频时钟发生器及其方法 有权

    公开(公告)号：CN1945974A

    公开(公告)日：2007-04-11

    申请号：CN200610163938.0

    申请日：2006-08-18

    Applicant: 三星电子株式会社

    Inventor： 辛钟信

    IPC: H03L7/00 ,  H03L7/18

    CPC classification number: H03L7/0996 ,  H03L7/081 ,  H03L7/0891 ,  H03L7/18

    Abstract: 提供一种半导体装置、扩频时钟发生器及其方法。示例性半导体装置可包括接收输出信号、通过对接收的输出信号进行分频产生第一反馈信号和第二反馈信号的分频单元，和响应于第二反馈信号输出与参考信号具有预定相位差的相位偏移单元，其中第二反馈信号具有比第一反馈信号高的频率。示例性扩频时钟发生器可包括多个串联的分频器和响应于从多个分频器中的一个或多个输出的至少一个而选择并输出多个输出信号中的一个的选择器，多个输出信号中的每一个相对于参考信号具有不同的相位差。示例性方法可包括接收具有第一频率的参考信号；产生具有第二频率的反馈信号，第二频率高于第一频率；以及响应于产生的反馈信号，输出顺序被选择的输出信号的至少一个。

Patent Agency Ranking