Invention Publication
CN1667957A 用于可编程逻辑的高度可配置PLL体系结构
失效 - 权利终止
- Patent Title: 用于可编程逻辑的高度可配置PLL体系结构
- Patent Title (English): Highly configurable PLL architecture for programmable logic device
-
Application No.: CN200510062741.3Application Date: 2005-03-09
-
Publication No.: CN1667957APublication Date: 2005-09-14
- Inventor: 格莱格瑞·W·斯达尔 , 章万里 , 赖康威(音译) , 米安·Z·史密斯 , 理查德·常
- Applicant: 阿尔特拉公司
- Applicant Address: 美国加利福尼亚州
- Assignee: 阿尔特拉公司
- Current Assignee: 阿尔特拉公司
- Current Assignee Address: 美国加利福尼亚州
- Agency: 中国国际贸易促进委员会专利商标事务所
- Agent 李德山
- Priority: 10/797,836 2004.03.09 US
- Main IPC: H03L7/18
- IPC: H03L7/18 ; H03L7/08
Abstract:
一种可编程逻辑设备，包括输出具有可编程相位和频率的多个时钟信号的可配置锁相环(PLL)电路。每个输出信号都可编程选择用作外部时钟、内部全局时钟、内部本地时钟或其组合。PLL电路具有可编程的分频，包括提供高度时钟设计灵活性的可编程级联分频及可编程输出信号复用。
Public/Granted literature
- CN1667957B 用于可编程逻辑的高度可配置PLL体系结构、方法及应用其的电路产品 Public/Granted day:2010-12-08
Information query
