-
公开(公告)号：CN101860366A
公开(公告)日：2010-10-13
申请号：CN201010164031.2
申请日：2005-03-09
Applicant: 阿尔特拉公司
Inventor： 格莱格瑞·W·斯达尔 , 章万里 , 赖康威 , 米安·Z·史密斯 , 理查德·常
CPC classification number: H03L7/18 , H03L7/081 , H03L7/0996
Abstract: 一种可编程逻辑设备，包括输出具有可编程相位和频率的多个时钟信号的可配置锁相环(PLL)电路。每个输出信号都可编程选择用作外部时钟、内部全局时钟、内部本地时钟或其组合。PLL电路具有可编程的分频，包括提供高度时钟设计灵活性的可编程级联分频及可编程输出信号复用。
-
公开(公告)号：CN1667957B
公开(公告)日：2010-12-08
申请号：CN200510062741.3
申请日：2005-03-09
Applicant: 阿尔特拉公司
Inventor： 格莱格瑞·W·斯达尔 , 章万里 , 赖康威(音译) , 米安·Z·史密斯 , 理查德·常
CPC classification number: H03L7/18 , H03L7/081 , H03L7/0996
Abstract: 一种可编程逻辑设备，包括输出具有可编程相位和频率的多个时钟信号的可配置锁相环(PLL)电路。每个输出信号都可编程选择用作外部时钟、内部全局时钟、内部本地时钟或其组合。PLL电路具有可编程的分频，包括提供高度时钟设计灵活性的可编程级联分频及可编程输出信号复用。
-
公开(公告)号：CN1667957A
公开(公告)日：2005-09-14
申请号：CN200510062741.3
申请日：2005-03-09
Applicant: 阿尔特拉公司
Inventor： 格莱格瑞·W·斯达尔 , 章万里 , 赖康威(音译) , 米安·Z·史密斯 , 理查德·常
CPC classification number: H03L7/18 , H03L7/081 , H03L7/0996
Abstract: 一种可编程逻辑设备，包括输出具有可编程相位和频率的多个时钟信号的可配置锁相环(PLL)电路。每个输出信号都可编程选择用作外部时钟、内部全局时钟、内部本地时钟或其组合。PLL电路具有可编程的分频，包括提供高度时钟设计灵活性的可编程级联分频及可编程输出信号复用。
-
-
Search Results
3
records
(took 0.02 seconds)
