带有双围堰、金属柱及焊锡的芯片封装结构及其制作方法

    公开(公告)号:CN109087990A

    公开(公告)日:2018-12-25

    申请号:CN201810911164.8

    申请日:2018-08-10

    Applicant: 付伟

    Inventor: 付伟

    CPC classification number: H01L41/053 H01L41/0475 H01L41/23 H01L41/29

    Abstract: 本发明揭示了一种带有双围堰、金属柱及焊锡的芯片封装结构及其制作方法,封装结构包括:封装基板,具有外部引脚;滤波器芯片,具有电极;围堰,包括位于电极内侧的第一围堰及位于电极外侧的第二围堰,第一围堰与芯片下表面及基板上表面配合而围设形成空腔,第二围堰的外侧缘与滤波器芯片的外侧缘齐平;封装基板具有供若干互连结构通过的若干通孔,互连结构包括金属柱结构、焊锡及电镀层结构,金属柱结构导通电极,电镀层结构导通外部引脚,焊锡用于导通金属柱结构及电镀层结构。本发明通过设置围堰形成空腔,避免在封装结构制作过程中或在封装结构使用过程中外界物质进入空腔内部而影响滤波器芯片的正常使用,从而提高封装结构的整体性能。

    带有双围堰及外移通孔的芯片封装结构及其制作方法

    公开(公告)号:CN109037430A

    公开(公告)日:2018-12-18

    申请号:CN201810911429.4

    申请日:2018-08-10

    Applicant: 付伟

    Inventor: 付伟

    CPC classification number: H01L41/053 H01L41/0475 H01L41/23 H01L41/29

    Abstract: 本发明揭示了一种带有双围堰及外移通孔的芯片封装结构及其制作方法,封装结构包括:封装基板,具有若干外部引脚;滤波器芯片,具有若干电极;围堰,包括位于若干电极的内侧的第一围堰及位于若干电极外侧的第二围堰,第一围堰与芯片下表面及基板上表面配合而围设形成空腔;其中,封装基板具有若干通孔,互连结构包括相互导通的第一互连结构及第二互连结构,第一互连结构导通电极,第二互连结构导通外接引脚,第二互连结构通过通孔,且通孔位于第一互连结构远离空腔的一侧。本发明通过设置围堰形成空腔,避免在封装结构制作过程中或是在封装结构使用过程中外界物质进入空腔内部而影响滤波器芯片的正常使用,从而提高封装结构的整体性能。

    带有双围堰的芯片封装结构及其制作方法

    公开(公告)号:CN109037428A

    公开(公告)日:2018-12-18

    申请号:CN201810911155.9

    申请日:2018-08-10

    Applicant: 付伟

    Inventor: 付伟

    CPC classification number: H01L41/053 H01L41/0475 H01L41/23 H01L41/29

    Abstract: 本发明揭示了一种带有双围堰的芯片封装结构及其制作方法,封装结构包括:封装基板,封装基板的一侧具有若干外部引脚;滤波器芯片,芯片下表面与基板上表面面对面设置,芯片下表面具有若干电极;若干互连结构,用于导通若干电极及若干外部引脚;围堰,包括位于若干电极内侧的第一围堰及位于若干电极外侧的第二围堰,第一围堰与芯片下表面及基板上表面配合而围设形成空腔,第二围堰的外侧缘与滤波器芯片的外侧缘齐平。本发明通过设置围堰形成空腔,可以有效避免在封装结构制作过程中或是在封装结构使用过程中外界物质进入空腔内部而影响滤波器芯片的正常使用,从而提高封装结构的整体性能。

    传感器芯片连接机构、传感器及其总成

    公开(公告)号:CN107785478A

    公开(公告)日:2018-03-09

    申请号:CN201610794736.X

    申请日:2016-08-31

    Abstract: 本发明公开了传感器芯片连接机构、传感器及其总成,所述传感器芯片连接机构,包括一体化连接线、芯片电极;所述连接线包括用于与芯片电极连接的芯片连接端,用于与外电路连接的外连接端;所述芯片连接端、外连接端分别包括两个具有导电性的连接部,所述芯片连接端的连接部与外连接端的连接部之间由导体建立一一对应的电连接;所述芯片连接端的连接部间距与芯片电极间距相适应,并不易变形;外连接端的连接部之间的间距与需要连接的部件相适应,并不易变形;所述连接线的各个部分构成一个不可分离的整体;所述芯片电极位于压电陶瓷片的同一表面、构成同心环状电极;所述芯片连接端的连接部与所述芯片电极建立电连接,所述芯片连接端的连接部间距与芯片电极之间的间距相适应。

Patent Agency Ranking