-
公开(公告)号：CN119315969A
公开(公告)日：2025-01-14
申请号：CN202310850724.4
申请日：2023-07-11
Applicant: 上海复旦微电子集团股份有限公司
Abstract: 本发明公开一种时钟校正方法、电路及装置，该方法包括：根据失真偏移量和查找表对时钟进行多轮校正，直至校正参数达到锁定目标值后校正结束，所述查找表用于指示电压、温度与标定校正参数的对应关系；在校正结束后，利用所述锁定目标值和所述查找表中对应的标定校正参数确定下一轮校正的校正参数初始值和调整步长初始值，并将所述校正参数初始值和所述调整步长初始值写入所述查找表中。本发明方案可以加快时钟校正的锁定进程，提高时钟校正效率，节省硬件资源。
-
公开(公告)号：CN118535521A
公开(公告)日：2024-08-23
申请号：CN202310155101.5
申请日：2023-02-22
Applicant: 上海复旦微电子集团股份有限公司
Abstract: 一种BRAM IP核加固方法及装置、存储介质、电子设备。所述方法包括：接收加固方式指示信息；所述加固方式指示信息，用于指示待加固BRAM IP核的加固方式；基于所述加固方式指示信息，得到与所述加固方式指示信息匹配的中间BRAM IP核；基于所述加固方式指示信息及所述待加固BRAM IP核，对与所述加固方式指示信息对应的预设加固单元进行调整；利用调整后的预设加固单元，对所述中间BRAM IP核进行加固，得到加固后的BRAM IP核。采用上述方案，可以实现BRAM IP高可靠加固的自动设计，大大降低加固设计的复杂度，进而提升BRAM IP核的加固效率，并减少加固错误发生。
-
公开(公告)号：CN114519321B
公开(公告)日：2024-08-09
申请号：CN202011296205.0
申请日：2020-11-18
Applicant: 上海复旦微电子集团股份有限公司
IPC: G06F30/34
Abstract: 本申请实施例提供一种查找表电路及其配置方法。该查找表电路包括：第一至第n+1地址输入端口、进位输入端口、进位输出端口、第一输出端口和第二输出端口、五个多路选择器、二个n输入查找表和二个加法器等。通过控制多路选择器的输出，该查找表电路可以选择性地应用为二个n输入查找表、一个n+1输入查找表以及算数进位逻辑模块。
-
公开(公告)号：CN118350326A
公开(公告)日：2024-07-16
申请号：CN202310074865.1
申请日：2023-01-16
Applicant: 上海复旦微电子集团股份有限公司
IPC: G06F30/343 , G06F30/34
Abstract: 本发明公开一种FPGA电路的加固设计方法，该方法包括：生成对应FPGA器件的电路网表；确定FPGA器件中粒子满足临界电荷条件的线性电子‑空穴对浓度对应的扩散半径；根据所述电路网表和所述扩散半径生成冗余加固方案。利用本发明方案，可以提升FPGA内部核心逻辑资源的可靠性，增强FPGA内部线路的鲁棒性，同时可以减少对电路面积的消耗。
-
公开(公告)号：CN117914285A
公开(公告)日：2024-04-19
申请号：CN202211242118.6
申请日：2022-10-11
Applicant: 上海复旦微电子集团股份有限公司
IPC: H03K3/012 , H03K3/0231
Abstract: 一种RC张弛振荡器，所述振荡器包括：振荡电路和频率校准电路；所述振荡电路，用于生成基准电压，并交替产生第一电压和第二电压；所述频率校准电路，用于生成采样电压，并根据所述基准电压和所述采样电压生成第一参考电压，并调节所述第一参考电压使所述采样电压与所述基准电压相同；所述振荡电路，还用于将所述第一电压和所述第二电压分别与所述第一参考电压进行比较，根据比较结果生成时钟信号。利用本发明，可以消除比较器的延迟时间对振荡器输出时钟频率的影响，提高RC张弛振荡器输出频率的稳定性。
-
Patent Agency Ranking
公开(公告)号：CN117408290A
公开(公告)日：2024-01-16
申请号：CN202210794809.0
申请日：2022-07-07
Applicant: 上海复旦微电子集团股份有限公司
IPC: G06K19/077 , G06K17/00
Abstract: 本发明公开了一种多天线结构、RFID装置、标签交互方法，该多天线结构包括：多个天线模组，以及控制模块；多个天线模组中的任一个天线模组处于工作状态时，其他天线模组处于非工作状态；天线模组包括：天线、谐振辅助线圈、电容、以及线圈控制开关；天线用于在天线模组处于工作状态时，发送或接收RFID射频载波信号；谐振辅助线圈用于减少非工作天线上的射频信号的干扰；线圈控制开关用于控制谐振辅助线圈断开或闭合；电容用于调节谐振辅助线圈的自谐振频率至RFID射频工作频率；控制模块用于根据天线模组的工作状态控制线圈控制开关的断开和闭合。本发明方案可以降低RFID装置中多天线之间的相互干扰，提高读写成功率。
-
公开(公告)号：CN112786094B
公开(公告)日：2023-08-18
申请号：CN201911089184.2
申请日：2019-11-08
Applicant: 上海复旦微电子集团股份有限公司
Abstract: 本申请实施例提供一种对存储装置执行操作的方法，其包括确定待施加于操作单元的初始操作电压和可施加于操作单元的最大操作电压；将初始操作电压至最大操作电压的操作区段分为M个子操作区段，操作电压适于基于子操作区段以预定增量从初始操作电压逐段增大，操作电压在相邻的子操作区段具有不同的预定增量和不同的脉冲宽度，M为大于1的自然数；对操作单元施加初始操作电压以执行操作；对操作执行校验；判断校验是否成功，如果为否，则基于子操作区段逐段增大操作电压、对操作单元施加增大的操作电压以执行操作、对操作执行校验，直至校验成功。本申请实施例优化了操作对高压的控制，缩短了操作时间，提高了器件的可靠性。
-
公开(公告)号：CN116263997A
公开(公告)日：2023-06-16
申请号：CN202111520635.0
申请日：2021-12-13
Applicant: 上海复旦微电子集团股份有限公司
Abstract: 本发明提供了一种用于目标检测的后处理加速装置及方法、数据处理系统，该装置包括：启动控制模块，用于接收主机发送的启动信号，并在接收到所述启动信号后，将主机设置的配置参数发送给直接存储访问模块；直接存储访问模块，用于根据所述配置参数进行寻址，向加速器端存储器发送读数据请求，并将每个地址对应的坐标信息进行缓存，与读返回的数据一一对应作为框数据输出给比较模块；比较模块，用于对一个锚框中的数据进行筛选，得到有效框数据，一个锚框中包括多个所述框数据；格式转换模块，用于对所述有效框数据进行格式转换，并将格式转换后的数据传送给主机。利用本发明，可以减少后处理的时间，并节省接口带宽。
-
公开(公告)号：CN116073799A
公开(公告)日：2023-05-05
申请号：CN202111300773.8
申请日：2021-11-04
Applicant: 上海复旦微电子集团股份有限公司
IPC: H03K5/134
Abstract: 本发明公开时钟产生电路，包括：偏置电压模块、相位延迟模块和相位组合逻辑模块；其中，相位延迟模块包括相位延迟单元，相位延迟单元包括：充放电电流镜，用于输出相位延迟信号；状态管理单元，用于在相位延迟单元非使能状态下将充放电电流镜的输出节点的状态清零。利用本发明提供的时钟产生电路，可以减小电源电压和低压下工艺角的变化对时钟延迟时间的影响，能够工作在超低压应用中。
-
公开(公告)号：CN109086467B
公开(公告)日：2023-05-02
申请号：CN201710447827.0
申请日：2017-06-14
Applicant: 上海复旦微电子集团股份有限公司
IPC: G06F30/392
Abstract: 一种可编程逻辑器件的I/O单元布局方法及装置、介质及设备，所述方法包括：获取可编程逻辑器件的结构，以及所述可编程逻辑器件中的I/O库组的属性；获取每一个I/O单元的类型；根据每一个I/O单元的类型，设定虚拟I/O库组，且所述虚拟I/O库组的数量与所有I/O单元所对应的电气标准的数量相同；根据I/O单元的类型将所有I/O单元进行分组，得到多个I/O单元组；根据预设的约束条件构建目标方程，确定所述目标方程是否存在I/O单元布局的可行解，并在存在所述I/O单元布局的可行解时进行I/O单元布局。上述方案能够提高I/O单元布局的效率。
-
-
-
-
-
-
-
-
-
Search Results
467
records
(took 0.074 seconds)
