公开(公告)号：CN116263997A

公开(公告)日：2023-06-16

申请号：CN202111520635.0

申请日：2021-12-13

Applicant: 上海复旦微电子集团股份有限公司

Inventor： 徐快 ,  陆继承 ,  李夏禹 ,  徐耘 ,  王瑛琳 ,  程红旭

IPC: G06V10/94 ,  G06V10/22 ,  G06F12/02

Abstract: 本发明提供了一种用于目标检测的后处理加速装置及方法、数据处理系统，该装置包括：启动控制模块，用于接收主机发送的启动信号，并在接收到所述启动信号后，将主机设置的配置参数发送给直接存储访问模块；直接存储访问模块，用于根据所述配置参数进行寻址，向加速器端存储器发送读数据请求，并将每个地址对应的坐标信息进行缓存，与读返回的数据一一对应作为框数据输出给比较模块；比较模块，用于对一个锚框中的数据进行筛选，得到有效框数据，一个锚框中包括多个所述框数据；格式转换模块，用于对所述有效框数据进行格式转换，并将格式转换后的数据传送给主机。利用本发明，可以减少后处理的时间，并节省接口带宽。

公开(公告)号：CN116266276A

公开(公告)日：2023-06-20

申请号：CN202111547551.6

申请日：2021-12-16

Applicant: 上海复旦微电子集团股份有限公司

Inventor： 李沙沙 ,  李夏禹 ,  陆继承 ,  徐快

IPC: G06N3/048 ,  G06N3/08

Abstract: 本发明公开了一种实现神经网络中激活函数的方法及装置，该方法包括：接收待激活数据；利用查找表查找出所述待激活数据所在分段以及该分段的插值系数；所述查找表中包括对激活函数进行非均匀的分段线性插值得到的每个分段的段首插值点以及该分段的插值系数；对所述待激活数据及所述插值系数进行线性计算；输出计算结果。利用本发明方案，可以在保证精度的同时，大大压缩查找表的深度，节省资源。

公开(公告)号：CN116258182A

公开(公告)日：2023-06-13

申请号：CN202111496302.9

申请日：2021-12-08

Applicant: 上海复旦微电子集团股份有限公司

Inventor： 李夏禹 ,  陆继承 ,  徐快 ,  李沙沙 ,  徐耘

IPC: G06N3/063 ,  G06N3/08 ,  G06N3/04 ,  G06F13/42 ,  G06F13/38

Abstract: 本发明提供了一种交互模块、系统及方法，交互模块具有握手信号线连接端口，所述握手信号线用于传输握手请求信号、以及握手响应信号。系统包括：处理单元、外部功能单元，连接所述处理单元和所述外部功能单元的握手信号线；所述握手信号线用于传输所述处理单元向所述外部功能单元发送的握手请求信号、以及所述外部功能单元向所述处理单元发送的握手响应信号。利用本发明方案，可以简单高效地实现交互，并降低对处理单元的要求。

公开(公告)号：CN119917428A

公开(公告)日：2025-05-02

申请号：CN202311425879.X

申请日：2023-10-30

Applicant: 上海复旦微电子集团股份有限公司

Inventor： 张育旗 ,  罗伟 ,  李夏禹 ,  徐快

IPC: G06F12/0868 ,  G06F12/0871 ,  G06N3/063

Abstract: 一种用于AI参数访问的高速缓存架构及方法，该高速缓存架构包括：预取模块，用于从外部存储器预取并保存计算单元未读取的数据；接收读地址请求，根据所述读地址请求从本地获取数据并返回给所述计算单元，或者将所述读地址请求发送给所述外部存储器。进一步地，该高速缓存架构还可包括：缓存模块，用于存储外部存储器中的部分数据及其地址，接收计算单元发送的读地址请求，在本地获取数据并返回给所述计算单元，或者将所述读地址请求发送给所述预取模块。利用本发明方案，可以缩减计算单元读取外部存储数据的时间，提高计算效率。

公开(公告)号：CN119887493A

公开(公告)日：2025-04-25

申请号：CN202311395866.2

申请日：2023-10-25

Applicant: 上海复旦微电子集团股份有限公司

Inventor： 罗伟 ,  李夏禹 ,  赵晓冬 ,  徐快

IPC: G06T1/20 ,  G06T1/60 ,  G06T3/4007 ,  G06F7/544

Abstract: 一种硬件加速电路及终端设备，硬件加速电路包括：第一寻址模块、第二寻址模块、乘累加计算模块、第一存储模块以及第二存储模块，其中：第一寻址模块，适于获取目标像素点在原始图像中关联的地址、加权系数；将目标像素点关联的地址的数据、加权系数输出至乘累加计算模块；乘累加计算模块在执行双线性插值运算的第i轮寻址过程时，将目标像素点关联的第i个地址的数据与相应的加权系数进行乘法运算，并将得到的第二乘积与第i‑1轮寻址过程产生的输出结果进行加法运算，得到第i轮寻址过程的输出结果。采用上述方案，硬件加速电路能够实现不同的插值运算。

公开(公告)号：CN119806473A

公开(公告)日：2025-04-11

申请号：CN202311306957.4

申请日：2023-10-09

Applicant: 上海复旦微电子集团股份有限公司

Inventor： 胡承卓 ,  李夏禹 ,  徐快

IPC: G06F7/544

Abstract: 一种乘法运算装置，包括：符号计算器，适于基于第一值的符号位与第二值的符号位，确定目标乘积的符号位；第一值与第二值均为浮点数；补偿器，适于基于第一值的尾数位以及第二值的尾数位，确定指数标志位以及第一补偿值；指数计算器，适于基于第一值的指数位与第二值的指数位，确定第一指数位；基于第一指数位以及指数标志位，确定目标乘积的指数位；尾数计算器，适于基于第一值的尾数位与第二值的尾数位，确定第一尾数位；基于第一尾数位以及第一补偿值，确定目标乘积的尾数位，最终得到目标乘积。上述方案，能够将浮点数乘法转换为浮点数加法，并具有良好的近似精度，能够答复降低计算单元的面积和功耗。