-
公开(公告)号：CN115769324A
公开(公告)日：2023-03-07
申请号：CN202080102555.0
申请日：2020-12-24
Applicant: TDK株式会社
IPC: H01G9/048
Abstract: 本发明提供相对于电路基板的密合性高的薄膜电容器。薄膜电容器(1)具备：金属箔(10)，其上表面(11)被粗面化；电介质膜(D)，其覆盖金属箔(10)的上表面(11)，具有使金属箔(10)局部露出的开口部；第一电极层，其经由开口部与金属箔(10)相接；第二电极层，其不与金属箔(10)相接而与电介质膜(D)相接。第一及第二电极层不覆盖金属箔(10)的上表面(11)的外周区域(15)，而形成于被外周区域(15)包围的区域。这样，金属箔(10)的粗面化的上表面(11)的外周区域(15)露出，因此，与电路基板的密合性上升。
-
公开(公告)号：CN104240942B
公开(公告)日：2017-09-05
申请号：CN201410281264.9
申请日：2014-06-20
Applicant: TDK株式会社
CPC classification number: C04B35/49 , C04B2235/3208 , C04B2235/3213 , C04B2235/3215 , C04B2235/6562 , H01L28/40
Abstract: 本发明的目的在于提供一种即使是在进一步对电介质膜实施薄膜化的情况下，也能够既维持相对介电常数和温度特性又提高耐电压的非晶电介质膜以及电子部件。本发明所涉及的非晶电介质膜的特征在于：是一种由将A‑B‑O作为主成分的非晶组合物构成的电介质膜，A包含选自Ba、Ca、Sr中的至少两种以上元素，B包含Zr元素，在将所述电介质膜的主成分表示为(BaxCaySrz)α‑B‑O时，x、y、z分别为0≤x≤1，0≤y≤1，0≤z≤1，x+y+z＝1，x、y、z中的至少任意两种为0.1以上，在将A/B表示为α时，0.5≤α≤1.5。
-
公开(公告)号：CN115997262A
公开(公告)日：2023-04-21
申请号：CN202080102519.4
申请日：2020-12-24
Applicant: TDK株式会社
IPC: H01G4/33
Abstract: 本发明提供不易产生短路不良的薄膜电容器。薄膜电容器(1)具备：金属箔(10)，其上表面(11)被粗糙化；电介质膜(D)，其覆盖金属箔(10)的上表面(11)，具有使金属箔(10)局部露出的开口部；第一电极层，其经由开口部与金属箔(10)相接；第二电极层，其不与金属箔(10)相接而与电介质膜(D)相接；以及绝缘性部件(21)，其区划第一电极层和第二电极层。绝缘性部件(21)的截面具有锥形形状。由此，能够在金属箔(10)的上表面(11)配置第一及第二电极层双方。而且，绝缘性部件(21)的截面具有锥形形状，因此，能够提高绝缘性部件(21)的紧贴性，防止第一电极层和第二电极层的短路。
-
公开(公告)号：CN104637675B
公开(公告)日：2017-08-25
申请号：CN201410612861.5
申请日：2014-11-04
Applicant: TDK株式会社
CPC classification number: C04B35/453 , C04B35/16 , C04B2235/3298 , C04B2235/3427 , C04B2235/604 , C04B2235/6567 , C04B2235/80 , H01G4/085 , H01G4/1209 , H01G4/1272 , H01G4/33 , H01L28/55
Abstract: 本发明涉及介电组合物，提供一种维持高的相对介电常数并且显示良好的温度特性的介电组合物。所述介电组合物含有通式Bi12SiO20所表示的结晶相和通式Bi2SiO5所表示的结晶相作为主要成分。优选所述介电组合物含有Bi2SiO5结晶相5质量％～99质量％，进一步优选为30质量％～99质量％。
-
公开(公告)号：CN115720677A
公开(公告)日：2023-02-28
申请号：CN202080102680.1
申请日：2020-12-24
Applicant: TDK株式会社
IPC: H01G4/33
Abstract: 本发明提供不易产生电极层的剥离的薄膜电容器。薄膜电容器(1)具备：金属箔(10)，其上表面(11)被粗面化；电介质膜(D)，其覆盖金属箔(10)的上表面(11)，具有使金属箔(10)局部露出的开口部；第一电极层，其经由开口部与金属箔(10)相接，并且与电介质膜(D)相接；第二电极层，其不与金属箔(10)相接而与电介质膜(D)相接。由此，能够在金属箔(10)的上表面(11)配置第一及第二电极层双方。而且，第一电极层不仅与金属箔(10)相接，而且还与电介质膜(D)相接，因此，不易产生第一电极层的剥离。
-
Patent Agency Ranking
公开(公告)号：CN104952617B
公开(公告)日：2019-03-05
申请号：CN201510111765.7
申请日：2015-03-13
Applicant: TDK株式会社
Abstract: 本发明提供一种介电组合物和使用了该介电组合物的电子部件，即使在将介电膜进一步薄膜化的情况下，所述介电组合物也具有高耐受电压和高相对介电常数。所述介电组合物其特征在于，所述介电组合物以A组和B组作为主成分，A组以从Ba、Ca、Sr的至少两种以上中选择的元素作为主成分，B组以从Zr和Ti中选择的元素作为主成分并且至少包含Zr，所述介电组合物包含：含有所述A组和所述B组的非晶体、和含有所述A组和所述B组的晶体，所述介电组合物中的所述A组与所述B组的摩尔比α为0.5≤α≤1.5。
-
公开(公告)号：CN104637675A
公开(公告)日：2015-05-20
申请号：CN201410612861.5
申请日：2014-11-04
Applicant: TDK株式会社
CPC classification number: C04B35/453 , C04B35/16 , C04B2235/3298 , C04B2235/3427 , C04B2235/604 , C04B2235/6567 , C04B2235/80 , H01G4/085 , H01G4/1209 , H01G4/1272 , H01G4/33 , H01L28/55
Abstract: 本发明涉及介电组合物，提供一种维持高的相对介电常数并且显示良好的温度特性的介电组合物。所述介电组合物含有通式Bi12SiO20所表示的结晶相和通式Bi2SiO5所表示的结晶相作为主要成分。优选所述介电组合物含有Bi2SiO5结晶相5质量％～99质量％，进一步优选为30质量％～99质量％。
-
公开(公告)号：CN115997264A
公开(公告)日：2023-04-21
申请号：CN202080102537.2
申请日：2020-12-24
Applicant: TDK株式会社
IPC: H01G4/33
Abstract: 本发明提供相对于电路基板的紧贴性高的薄膜电容器。薄膜电容器(1)具备：金属箔(10)，其上表面(11)被粗糙化；电介质膜(D)，其覆盖金属箔(10)的上表面(11)，具有使金属箔(10)局部露出的开口部；第一电极层，其经由开口部与金属箔(10)相接；以及第二电极层，其不与金属箔(10)相接而与电介质膜(D)相接。金属箔(10)的另一个主面(12)和侧面(13)构成的角度θa超过20°且小于80°。这样，侧面(13)的角度为超过20°且小于80°的锥形状，因此，抑制翘曲，并且在埋入多层基板时，提高与多层基板的紧贴性。
-
公开(公告)号：CN115997263A
公开(公告)日：2023-04-21
申请号：CN202080102520.7
申请日：2020-12-24
Applicant: TDK株式会社
IPC: H01G4/33
Abstract: 本发明提供能够在同一面配置一对端子电极的薄膜电容器。薄膜电容器(1)具备：金属箔(10)，其上表面(11)被粗糙化；电介质膜(D)，其覆盖金属箔(10)的上表面(11)，且具有使金属箔(10)局部露出的开口部；第一电极层，其经由开口部与金属箔(10)相接；以及第二电极层，其不与金属箔(10)相接而与电介质膜(D)相接。由此，能够在金属箔(10)的上表面(11)配置第一及第二电极层双方。而且，金属箔(10)被粗糙化，因此，能够得到更大的电容。
-
公开(公告)号：CN115943470A
公开(公告)日：2023-04-07
申请号：CN202080102567.3
申请日：2020-12-24
Applicant: TDK株式会社
IPC: H01G4/33
Abstract: 本发明提供不易产生翘曲的薄膜电容器。薄膜电容器(1)具备：金属箔(10)，其上表面(11)及下表面(12)被粗面化；电介质膜(D)，其覆盖金属箔(10)的上表面(11)，具有使金属箔(10)局部露出的开口部；电介质膜(E)，其覆盖金属箔的下表面(12)，由热膨胀系数比金属箔(10)小的电介质材料构成；第一电极层，其经由开口部与金属箔相接；第二电极层，其不与金属箔相接而与第一电介质膜相接。这样，金属箔(10)的下表面(12)被热膨胀系数小的电介质膜(E)覆盖，因此，能够抑制翘曲的产生。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.027 seconds)
