-
公开(公告)号：CN106970776B
公开(公告)日：2021-12-14
申请号：CN201610829762.1
申请日：2016-09-18
Applicant: ARM 有限公司
Inventor： 大卫·雷蒙德·鲁茨
IPC: G06F7/57
Abstract: 提供用于浮点乘法运算的装置和方法。从两个运算对象有效数生成两个部分有效数。从运算对象的指数值和前导零计数确定无偏结果指数，以及预定的标准格式的预定的最小指数值所需的乘积有效数的移位量和移位方向。针对注入到部分乘积的加法运算中的第一舍入值和第二舍入值，将预定的舍入图案在与移位方向相反方向移位以移位量来生成第一舍入值，并且通过将第一舍入值左移一位给出第二舍入值。将第一、第二部分乘积和第一舍入值一起相加来给出第一乘积有效数，将第一、第二部分乘积和第二舍入值一起相加来给出第二乘积有效数。将这些乘积有效数在移位方向移位以移位量，并且从中选择一个来生成以预定的标准格式的格式化的有效数。
-
公开(公告)号：CN108153513B
公开(公告)日：2023-05-23
申请号：CN201711193652.1
申请日：2017-11-24
Applicant: ARM 有限公司
Inventor： 大卫·雷蒙德·鲁茨
IPC: G06F7/523
Abstract: 本公开涉及前导零预测。提供了一种数据处理装置。中间值生成电路从第一浮点数和第二浮点数生成中间值。中间值包括指示第一浮点数和第二浮点数的绝对值之间的差值中的前导0的数目的预测值的多个前导0。第一浮点数和第二浮点数的绝对值之间的差值中的前导0的数目与预测值至多相差一。计数电路对中间值中的前导0的数目进行计数，并且掩码生成电路使用中间值产生一个或多个掩码。掩码生成电路在计数电路对中间值中的前导0的数目进行计数的同时或之前产生一个或多个掩码。
-
公开(公告)号：CN108694037A
公开(公告)日：2018-10-23
申请号：CN201711385896.X
申请日：2017-12-20
Applicant: ARM有限公司 , 安谋科技(中国)有限公司
Inventor： 大卫·雷蒙德·鲁茨 , 伊恩·迈克尔·考尔菲尔德
Abstract: 本公开涉及用于在执行浮点减法时估计移位量的装置和方法。提供了用于在执行减法运算生成差值时估计移位量的装置和方法。移位估计电路确定将被应用于差值的估计移位量。移位估计电路包括有效数分析电路，用于根据对两个浮点运算数的有效数值的分析生成第一位串，第一位串标识差值内的被预测为具有被设置为确定值的位的最高有效位位置。移位限制电路由指数值生成标识移位限制位位置的第二位串。移位限制电路具有计算电路，计算电路用于针对第二位串的位位置的至少一个子集中的每个位位置执行使用指数值的位的关联计算以确定针对第二位串内的该位位置的值。组合电路由第一位串和第二位串生成组合位串，移位确定电路根据组合位串确定估计移位量。
-
公开(公告)号：CN106970776A
公开(公告)日：2017-07-21
申请号：CN201610829762.1
申请日：2016-09-18
Applicant: ARM 有限公司
Inventor： 大卫·雷蒙德·鲁茨
IPC: G06F7/57
Abstract: 提供用于浮点乘法运算的装置和方法。从两个运算对象有效数生成两个部分有效数。从运算对象的指数值和前导零计数确定无偏结果指数，以及预定的标准格式的预定的最小指数值所需的乘积有效数的移位量和移位方向。针对注入到部分乘积的加法运算中的第一舍入值和第二舍入值，将预定的舍入图案在与移位方向相反方向移位以移位量来生成第一舍入值，并且通过将第一舍入值左移一位给出第二舍入值。将第一、第二部分乘积和第一舍入值一起相加来给出第一乘积有效数，将第一、第二部分乘积和第二舍入值一起相加来给出第二乘积有效数。将这些乘积有效数在移位方向移位以移位量，并且从中选择一个来生成以预定的标准格式的格式化的有效数。
-
公开(公告)号：CN108351761B
公开(公告)日：2022-08-23
申请号：CN201680064809.8
申请日：2016-05-25
Applicant: ARM有限公司
Inventor： 大卫·雷蒙德·鲁茨 , 内尔·伯吉斯 , 克里斯托弗·尼尔·海因兹
Abstract: 提供了一种用于将包括至少两个X位部分的第一操作数和包括至少一个Y位部分的第二操作数相乘的方法。生成至少两个部分乘积，每个部分乘积包括第一操作数的选定X位部分和第二操作数的选定Y位部分的乘积。根据指示部分乘积的有效数的有效数指示信息来将每个部分乘积转换为冗余表示。在冗余表示中，部分乘积使用多个N位部分来表示，并且在至少两个相邻N位部分的组中，该组的较低N位部分的多个重叠位具有与该组的至少一个较高N位部分的一些最低有效位相同的有效数。将以冗余表示来表示的部分乘积相加。
-
Patent Agency Ranking
公开(公告)号：CN111752613A
公开(公告)日：2020-10-09
申请号：CN202010180313.5
申请日：2020-03-16
Applicant: ARM有限公司
Inventor： 尼古拉斯·安德鲁·菲斯特 , 斯里尼瓦斯·维穆里 , 大卫·雷蒙德·鲁茨
Abstract: 本申请公开了迭代运算的处理。一种装置具有处理电路系统，该处理电路系统用于响应于由指令解码器对迭代运算指令的解码来执行迭代运算，该迭代运算包含处理的至少两个迭代，其中迭代取决于在先前迭代中产生的操作数。初始信息产生电路系统执行给定迭代的处理的初始部分以产生初始信息。结果产生电路系统执行给定迭代的处理的剩余部分，以使用初始信息来产生结果值。对于除了最终迭代之外的迭代，转发电路系统将结果值作为迭代运算的下一迭代的操作数转发。初始信息产生电路系统与结果产生电路系统完成当前迭代的剩余部分并行地开始执行下一迭代的初始部分，以提高性能。
-
公开(公告)号：CN108351776A
公开(公告)日：2018-07-31
申请号：CN201680064717.X
申请日：2016-05-25
Applicant: ARM有限公司
Inventor： 大卫·雷蒙德·鲁茨 , 内尔·伯吉斯 , 克里斯托弗·尼尔·海因兹
CPC classification number: G06F7/483 , G06F7/02 , G06F7/499 , G06F9/30014 , G06F9/30036 , G06F9/30192 , G06F9/3887 , G06F2207/483
Abstract: 处理电路对至少一个操作数向量的相应数据元素执行多个处理通道以生成结果向量的相应结果数据元素。处理电路标识每个处理通道的通道位置信息，给定通道的通道位置信息标识将由该给定通道生成的相应结果数据元素在跨结果向量的一个或多个结果元素的相应结果数据值内的相对位置。处理电路被配置为根据针对该通道标识的通道位置信息来执行每个处理通道。这使得能够生成比在硬件中支持的向量大小更宽或更窄的结果。
-
-
公开(公告)号：CN104346134A
公开(公告)日：2015-02-11
申请号：CN201410320394.9
申请日：2014-07-07
Applicant: ARM有限公司
CPC classification number: G06F7/49947 , G06F7/50 , G06F7/506
Abstract: 本发明涉及一种用于执行缩小和舍入算术运算的数据处理装置和方法。所述缩小和舍入算术运算响应于每个都包括至少一个W位数据元的两个操作数来生成包括至少一个X位结果数据元的结果值，其中每个X位结果数据元都表示被舍入到X位值的所述两个操作数的对应W位数据元的和或差(W＞X)。所述算术运算使用许多N位加法(N＜W)来实现，其中来自N位加法的第一级的进位值在N位加法的第二级处被相加以用于将舍入值加到所述第一级加法的结果。这种技术减少用于执行所述缩小和舍入算术运算所需要的时间量。
-
公开(公告)号：CN108694037B
公开(公告)日：2023-12-01
申请号：CN201711385896.X
申请日：2017-12-20
Applicant: ARM有限公司 , 安谋科技(中国)有限公司
Inventor： 大卫·雷蒙德·鲁茨 , 伊恩·迈克尔·考尔菲尔德
Abstract: 本公开涉及用于在执行浮点减法时估计移位量的装置和方法。提供了用于在执行减法运算生成差值时估计移位量的装置和方法。移位估计电路确定将被应用于差值的估计移位量。移位估计电路包括有效数分析电路，用于根据对两个浮点运算数的有效数值的分析生成第一位串，第一位串标识差值内的被预测为具有被设置为确定值的位的最高有效位位置。移位限制电路由指数值生成标识移位限制位位置的第二位串。移位限制电路具有计算电路，计算电路用于针对第二位串的位位置的至少一个子集中的每个位位置执行使用指数值的位的关联计算以确定针对第二位串内的该位位置的值。组合电路由第一位串和第二位串生成组合位串，移位确定电路根据组合位串确定估计移位量。
-
-
-
-
-
-
-
-
-
Search Results
25
records
(took 0.029 seconds)
