公开(公告)号：CN109684600A

公开(公告)日：2019-04-26

申请号：CN201811525756.2

申请日：2018-12-13

申请人： 上海集成电路研发中心有限公司

发明人： 袁庆 ,  张远

IPC分类号： G06F17/14 ,  G06F7/501 ,  G06F7/523 ,  G06F7/57

CPC分类号： G06F17/148 ,  G06F7/501 ,  G06F7/523 ,  G06F7/57

摘要： 本发明公开了一种小波处理系统，用于对数据进行分解、处理和重构，包括j个分解模块、数字信号处理模块和j个重构模块，所述数字信号处理模块位于j个分解模块和j个重构模块之间；所述数据依次经过j个分解模块被分解为高通数据和低通数据，并传输至所述数字信号处理模块进行处理，处理之后的高通数据和低通数据再依次经过j个重构模块重构为处理之后的输出数据。本发明提供的一种小波处理系统，将多通路不同层次小波分解下的数据，融合在一个数据通路中，而对滤波器进行响应改变，对特定时刻，特定位置的数据进行处理，从而将下采样或升采样融于整个滤波过程中，最终达到在电路设计过程中删除了数据存储结构和其对应控制电路的目的。

公开(公告)号：CN103329092B

公开(公告)日：2018-03-23

申请号：CN201180065584.5

申请日：2011-01-21

申请人： 恩智浦美国有限公司

发明人： 尤瓦尔·佩莱德 ,  伊扎克·巴拉克 ,  伊丹·罗森贝格 ,  多隆·舒佩尔 ,  列夫·瓦斯克维奇

IPC分类号： G06F7/57 ,  G06F9/30

CPC分类号： G06F9/3001 ,  G06F7/57 ,  G06F9/30029 ,  G06F9/30072 ,  G06F9/30094

摘要： 一种集成电路装置（105）包括被设置为执行分支预测的至少一个指令处理模块（100）。该至少一个指令处理模块（100）包括至少一个预测计算模块（150），该至少一个预测计算模块（150）被设置为接收用于预测函数的至少一个结果向量（220）以及因此至少一个条件参数值（230）作为输入，并且至少部分地基于至少一个接收的条件参数值（230）从所述至少一个结果向量（220）输出预测结果值（240）。

公开(公告)号：CN107239824A

公开(公告)日：2017-10-10

申请号：CN201611104030.2

申请日：2016-12-05

申请人： 北京深鉴智能科技有限公司

发明人： 谢东亮 ,  张玉 ,  单羿

IPC分类号： G06N3/04 ,  G06N3/063 ,  G06N3/08

CPC分类号： G06N3/063 ,  G06F7/5443 ,  G06F7/57 ,  G06F2207/4824 ,  G06N3/0454 ,  G06N3/08

摘要： 提供一种用于实现稀疏卷积神经网络加速器的装置和方法。在本发明的装置中，包括卷积与池化单元、全连接单元和控制单元。通过依据控制信息而读取卷积参数信息与输入数据与中间计算数据，并且读取全连接层权值矩阵位置信息，根据卷积参数信息对输入数据进行第一迭代次数的卷积与池化操作，然后根据全连接层权值矩阵位置信息进行第二迭代次数的全连接计算。每个输入数据被分割为多个子块，由卷积与池化单元和全连接单元分别对多个子块并行进行操作。本发明采用专用电路，支持全连接层稀疏化卷积神经网络，采用ping‑pang缓存并行化设计与流水线设计，有效平衡I/O带宽和计算效率，并获得较好的性能功耗比。

公开(公告)号：CN106970776A

公开(公告)日：2017-07-21

申请号：CN201610829762.1

申请日：2016-09-18

申请人： ARM 有限公司

发明人： 大卫·雷蒙德·鲁茨

IPC分类号： G06F7/57

CPC分类号： G06F7/487 ,  G06F5/012 ,  G06F7/57

摘要： 提供用于浮点乘法运算的装置和方法。从两个运算对象有效数生成两个部分有效数。从运算对象的指数值和前导零计数确定无偏结果指数，以及预定的标准格式的预定的最小指数值所需的乘积有效数的移位量和移位方向。针对注入到部分乘积的加法运算中的第一舍入值和第二舍入值，将预定的舍入图案在与移位方向相反方向移位以移位量来生成第一舍入值，并且通过将第一舍入值左移一位给出第二舍入值。将第一、第二部分乘积和第一舍入值一起相加来给出第一乘积有效数，将第一、第二部分乘积和第二舍入值一起相加来给出第二乘积有效数。将这些乘积有效数在移位方向移位以移位量，并且从中选择一个来生成以预定的标准格式的格式化的有效数。

公开(公告)号：CN106575214A

公开(公告)日：2017-04-19

申请号：CN201580042993.1

申请日：2015-07-27

申请人： 高通股份有限公司

发明人： P·V·阿拉加迪 ,  A·E·格鲁贝尔 ,  C·霍 ,  S·G·霍尔 ,  陈林

IPC分类号： G06F7/483 ,  G06F7/544

CPC分类号： G06F7/5443 ,  G06F5/01 ,  G06F7/483 ,  G06F7/57

摘要： 至少一个处理器可模拟第一运算元、第二运算元和第三运算元的融合乘加运算。所述至少一个处理器可进行以下操作：至少部分地基于所述第一运算元与所述第二运算元相乘，确定中间值；确定上部中间值或下部中间值中的至少一者，其中确定所述上部中间值包括朝向零将所述中间值以指定位数目舍入，并且其中确定所述下部中间值包括由所述上部中间值减去所述中间值；至少部分地基于所述第三运算元与所述上部中间值或所述下部中间值中的一者的相加或相减，确定上部值和下部值；以及通过所述上部值和所述下部值相加，确定模拟融合乘加结果。

公开(公告)号：CN105354006A

公开(公告)日：2016-02-24

申请号：CN201510849130.7

申请日：2015-11-27

申请人： 中国科学院计算技术研究所

发明人： 张士锦 ,  罗韬 ,  刘少礼 ,  陈云霁

IPC分类号： G06F7/57

CPC分类号： G06F7/57

摘要： 本发明公开了一种非线性函数的快速运算装置及其方法，其中该装置包括：定义域转换部，用于将输入的自变量转换成查表范围内的对应值；查表部，用于根据输入的自变量或由所述定义域转换部处理后的自变量，查找对应的分段线性拟合的斜率和截距；以及线性拟合部，用于根据所述查表部查表得到的斜率和截距通过线性拟合的方法得到最后结果。本发明解决传统方法带来的运算速度慢，运算装置面积大，功耗高等问题。

公开(公告)号：CN103064650B

公开(公告)日：2016-02-24

申请号：CN201210574820.2

申请日：1996-07-17

申请人： 英特尔公司

发明人： A.D.佩勒格 ,  Y.雅里 ,  M.米塔尔 ,  L.M.门内梅尔 ,  B.艾坦 ,  A.F.格卢 ,  C.杜龙 ,  E.科瓦施 ,  W.维特

IPC分类号： G06F7/57 ,  G06F7/544 ,  G06F7/60 ,  G06F9/30 ,  G06F15/78

CPC分类号： G06F7/57 ,  G06F7/49921 ,  G06F7/49994 ,  G06F7/5443 ,  G06F7/607 ,  G06F9/30014 ,  G06F9/30025 ,  G06F9/30032 ,  G06F9/30036 ,  G06F9/30109 ,  G06F9/30112 ,  G06F9/3013 ,  G06F17/10 ,  G06F17/147 ,  G06F2207/382 ,  G06F2207/3828

摘要： 一种在处理器中加入支持典型的多媒体应用所要求的分组数据上的操作的指令集的装置。在一个实施例中，本发明包括具有存储区(150)、解码器(165)及多个电路(130)的处理器。该多个电路提供若干指令的执行来操作分组数据。在这一实施例中，这些指令包含组装、分解、分组乘法、分组加法、分组减法、分组比较及分组移位。

公开(公告)号：CN105335128A

公开(公告)日：2016-02-17

申请号：CN201510727804.6

申请日：2015-10-29

申请人： 中国人民解放军国防科学技术大学

发明人： 彭元喜 ,  雷元武 ,  汪峰 ,  万江华 ,  刘宗林 ,  彭浩 ,  徐恩 ,  李振涛 ,  扈啸 ,  陈跃跃 ,  孙海燕 ,  马胜 ,  陈胜刚 ,  罗恒 ,  吴家铸

IPC分类号： G06F7/57 ,  G06F9/30

CPC分类号： G06F7/57 ,  G06F9/30014

摘要： 一种GPDSP中基于三级超前进位加法器的64位定点ALU电路，其包括ALU译码站、站间寄存器、通用寄存器RF和执行站，所述ALU译码站接收派发模块的指令信号，经过译码逻辑向通用寄存器RF发出读信号和读地址，读取原操作数；所述执行站接收到原操作数经过预处理逻辑，发送到IALU的运算核心与译码生成的指令选择信号、控制信号结合进行计算，计算完成后向通用寄存器RF或其他寄存器发出写信号、写地址和写数据；所述执行站把除饱和指令和LZD指令外的所有指令通过由64位三级先行进位加法器实现，并通过控制信号进行区分控制。本发明具有能降低面积开销、减少选择器、降低时序等优点。

公开(公告)号：CN103064651B

公开(公告)日：2016-01-27

申请号：CN201210574863.0

申请日：1996-07-17

申请人： 英特尔公司

发明人： A.D.佩勒格 ,  Y.雅里 ,  M.米塔尔 ,  L.M.门内梅尔 ,  B.艾坦 ,  A.F.格卢 ,  C.杜龙 ,  E.科瓦施 ,  W.维特

IPC分类号： G06F7/57 ,  G06F7/544 ,  G06F7/60 ,  G06F9/30 ,  G06F15/78

CPC分类号： G06F7/57 ,  G06F7/49921 ,  G06F7/49994 ,  G06F7/5443 ,  G06F7/607 ,  G06F9/30014 ,  G06F9/30025 ,  G06F9/30032 ,  G06F9/30036 ,  G06F9/30109 ,  G06F9/30112 ,  G06F9/3013 ,  G06F17/10 ,  G06F17/147 ,  G06F2207/382 ,  G06F2207/3828

摘要： 一种在处理器中加入支持典型的多媒体应用所要求的分组数据上的操作的指令集的装置。在一个实施例中，本发明包括具有存储区(150)、解码器(165)及多个电路(130)的处理器。该多个电路提供若干指令的执行来操作分组数据。在这一实施例中，这些指令包含组装、分解、分组乘法、分组加法、分组减法、分组比较及分组移位。

公开(公告)号：CN102483697B

公开(公告)日：2015-06-10

申请号：CN201080033094.2

申请日：2010-07-20

申请人： 中村维男 ,  迈克尔·J·弗林

发明人： 中村维男 ,  迈克尔·J·弗林

IPC分类号： G06F9/38 ,  G06F15/82 ,  G11C29/22

CPC分类号： G11C7/1072 ,  G06F1/08 ,  G06F5/065 ,  G06F5/08 ,  G06F7/57 ,  G06F9/30134 ,  G06F9/3889 ,  G06F12/0875 ,  G06F15/7821 ,  G11C19/184 ,  Y02D10/12 ,  Y02D10/13

摘要： 一种计算机系统包括处理器(11)和行进式主存储器(31)，该处理器包括控制块(111)和ALU(112)，ALU(112)被配置为与时钟信号同步地执行算术和逻辑运算；该行进式主存储器包括存储器块阵列，被配置为将信息存储在每个存储器块中，以及与时钟信号同步地传送，从而向处理器(11)活动且顺序地提供所存储的信息，以便ALU(112)能够利用所存储的信息执行算术和逻辑运算。ALU(112)中的处理结果被发送到行进式主存储器(31)，但是仅仅存在从行进式主存储器(31)到处理器的单向指令流。